时序控制和行列驱动电路、驱动方法及显示装置制造方法及图纸

本公开的实施例提供一种时序控制和行列驱动电路、驱动方法及显示装置。该电路用于驱动有源矩阵。有源矩阵包括由行选择线和数据线交叉限定的像素单元。该电路包括列数据控制电路及行选择电路。列数据控制电路被配置为：针对每行像素单元，将与该行像素单元对应的显示数据按位依次提供给对应的数据线。显示数据中相邻两位被提供给对应的数据线的时间之差等于前一位的权值乘以单位显示时间，相邻两行像素单元所对应的显示数据的相同位被提供给对应的数据线的时间之差等于单位显示时间与一个或多个时钟周期之和。行选择电路被配置为：针对每行像素单元，在与该行像素单元对应的显示数据被提供给对应的数据线时扫描该行像素单元所对应的行选择线。

【技术实现步骤摘要】

本公开的实施例涉及显示，具体地，涉及时序控制和行列驱动电路、驱动方法及显示装置。

技术介绍

1、随着显示技术的发展，对显示装置的期望越来越高。例如，期望显示装置有如下优点：高刷新帧率，高灰阶，使用少缓存，不影响发光二极管(led)的最大亮度，运行时钟的频率不太高，并且结构简单。如何尽可能多地实现上述期望的优点是需要研究的方向。

技术实现思路

1、本文中描述的实施例提供了一种时序控制和行列驱动电路、驱动方法及显示装置。

2、根据本公开的第一方面，提供了一种时序控制和行列驱动电路。该时序控制和行列驱动电路用于驱动有源矩阵。有源矩阵包括由n条行选择线和m条数据线交叉限定的像素单元。行选择线沿行方向延伸。数据线沿列方向延伸。该时序控制和行列驱动电路包括：列数据控制电路、以及行选择电路。其中，列数据控制电路被配置为：针对每行像素单元，将与该行像素单元相对应的显示数据按位依次提供给对应的数据线。其中，显示数据中相邻的两位被提供给对应的数据线的时间之差等于两位中的前一位的权值乘以单位显示时间，并且相邻的两行像素本文档来自技高网...

【技术保护点】

1.一种时序控制和行列驱动电路，所述时序控制和行列驱动电路用于驱动有源矩阵，所述有源矩阵包括由N条行选择线和M条数据线交叉限定的像素单元，所述行选择线沿行方向延伸，所述数据线沿列方向延伸，所述时序控制和行列驱动电路包括：列数据控制电路、以及行选择电路，

2.根据权利要求1所述的时序控制和行列驱动电路，其中，所述显示数据具有K位灰阶，所述列数据控制电路包括K个子缓存电路，所述行选择电路包括K个行扫描电路，K为大于1的自然数；

3.根据权利要求2所述的时序控制和行列驱动电路，其中，所述第i子缓存电路中存储的数据对应多行像素单元，并且在对应一行像素单元的数据被提供给该行...

【技术特征摘要】

1.一种时序控制和行列驱动电路，所述时序控制和行列驱动电路用于驱动有源矩阵，所述有源矩阵包括由n条行选择线和m条数据线交叉限定的像素单元，所述行选择线沿行方向延伸，所述数据线沿列方向延伸，所述时序控制和行列驱动电路包括：列数据控制电路、以及行选择电路，

2.根据权利要求1所述的时序控制和行列驱动电路，其中，所述显示数据具有k位灰阶，所述列数据控制电路包括k个子缓存电路，所述行选择电路包括k个行扫描电路，k为大于1的自然数；

3.根据权利要求2所述的时序控制和行列驱动电路，其中，所述第i子缓存电路中存储的数据对应多行像素单元，并且在对应一行像素单元的数据被提供给该行像素单元之后所述第i子缓存电路存储对应所述多行像素单元的下一行像素单元的数据。

4.根据权利要求2所述的时序控制和行列驱动电路，其中，所述第i子缓存电路中存储的数据对应一行像素单元，并且在所存储的数据被提供给该行像素单元之后所述第i子缓存电路存储对应下一行像素单元的数据。

5.根据权利要求2所述的时序控制和行列驱动电路，所述行选择电路还包括消隐扫描电路，所述消隐扫描电路被配置为：从每个图像帧的首个图像行中的显示数据的最后一位被显示的时间达到该位的权值乘以所述单位显示时间开始，以所述第一预设时间为时间间隔依次扫描所述n条行选择线，以使得消隐数据能够被提供给对应行的像素单元。

6.根据权利要求1至5中任一项所述的时序控制和行列驱动电路，还包括：帧缓存电路，

7.根据权利要求6所述的时序控制和行列驱动电路，其中，所述至少半帧图像以图像行为单位来存储，在每个图像行中所述多个子显示数据行按相同的位顺序来排列，所述位顺序包括：按位的升序、按位的降序、或者按位的乱序。

8.根据权利要求7所述的时序控制和行列驱动电路，其中，所述帧缓存电路还被配置为：在一个图像行中的所有子显示数据行都被发送给所述列数据控制电路之后，在该图像行的存储位置处加载所述帧缓存电路已存储的最后一个图像行的下一个图像行。

9.根据权利要求7所述的时序控制和行列驱动电路，其中，所述帧缓存电路还被配置为：通过多个端口向所述列数据控制电路提供对应不同位的子显示数据行。

10.根据权利要求6所述的时序控制和行列驱动电路，其中，所述显示数据具有k位灰阶，所述帧缓存电路包括k个帧缓存子电路，第i帧缓存子电路用于存储每个图像行中的第i子显示数据行，其中，k为大于1的自然数，i为大于或者等于1且小于或者等于k的自然数。

11.根据权利要求1至5和7至10中任一项所述的时序控制和行列驱动电路，其中，所述显示数据具有k位灰阶，k为大于1的自然数，在2k<n的情况下，从当前图像帧的最后一个图像行中的显示数据的首位被提供给相对应的像素单元开始经过所述单位显示时间之后，下一个图像帧的首个图像行中的显示数据的首位被提供给相对应的像素单元。

12.根据权利要求11所述的时序控制和行列驱动电路，其中，在2k<n的情况下，每个显示数据的二进制值被左移s位以使得2(k+s)≥n，其中，s为大于1的自然数。

13.根据权利要求11所述的时序控制和行列驱动电路，其中，在2k<n的情况下，针对每行像素单元，与该行像素单元相对应的显示数据中相邻的两位被提供给对应的数据...

【专利技术属性】
技术研发人员：张珂，庞伟区，朱凯嵩，
申请(专利权)人：深圳市思坦科技有限公司，
类型：发明
国别省市：