【技术实现步骤摘要】
本专利技术涉及集成电路，特别涉及一种共用全局配置寄存器的方法。
技术介绍
1、在芯片内，有一些寄存器的设定信息是全芯片共用的，如芯片模式（chip_mode）、系统频率（system_clock_freq）等等，除了顶层使用，底层模块也会使用。目前的做法有两种，方法一如图1所示，是将所有需要用到的配置寄存器信息全部拉到需要用的模块。这种方式的缺点是拉线比较多，会造成模块和模块之间的连线复杂度，造成绕线的困难，提高了各模块的接口复杂度和布局布线实现难度。如芯片有m（m可能会高达几十甚至几百）个这样的全局配置寄存器，有n（n可能会高达十几甚至几十）个模块需要用到此信息，则每个模块都需要多增加m根输入信号，n个模块则一共需要多增加m×n（可能高达几千甚至几万）根。在布局布线中，一共要增加m×n根线，如果有一些模块放置的位置比较远，则这m个信号需要拉很远的距离，占用了芯片的布局布线资源。
2、方法二如图2所示，是在需要用到的模块也实作同样的寄存器，每个寄存器都有其唯一寻址的地址，这种做法的缺点是占用了寄存器地址，如全局配置寄存器需要...
【技术保护点】
1.一种共用全局配置寄存器的方法，其特征在于，包括：
2.如权利要求1所述的共用全局配置寄存器的方法，其特征在于，所述本体全局配置寄存器和所述影子全局配置寄存器的寄存器地址是相同的；配置所述本体全局配置寄存器的同时，所有影子全局配置寄存器也都能看到同样的控制信号，并做出同样的写操作，新写的值和本体全局配置寄存器同时生效，保障所有模块在同一个时间点，看到的配置信息相同。
3.如权利要求1所述的共用全局配置寄存器的方法，其特征在于，所述顶层的本体全局配置寄存器和各模块中的影子全局配置寄存器通过寄存器控制总线连接，减少各模块之间的连线，减少模块接口的...
【技术特征摘要】
1.一种共用全局配置寄存器的方法，其特征在于，包括：
2.如权利要求1所述的共用全局配置寄存器的方法，其特征在于，所述本体全局配置寄存器和所述影子全局配置寄存器的寄存器地址是相同的；配置所述本体全局配置寄存器的同时，所有影子全局配置寄存器也都能看到同样的控制信号，并做出同样的写操作，新写的值和本体全局配置寄存器同时生效，保障所有模块在同一个时间点，看到的配置信息相同。
3.如权利要求1所述的共用全局配置寄存器的方法，其特征在于，所述顶层的本体全局配置寄存器和各模块中的影子全局配置寄存器通过寄存器控制总线连接，减少各模块之间的连线，减少模块接口的复杂度和系统的复杂度。
4.如权利要求1所述的共用全局配置寄存器的方法，其...
【专利技术属性】
技术研发人员：吴艳，吴光林，吴旭凡，
申请(专利权)人：上海芯炽科技集团有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。