集成前处理模块的低延迟线性插值加速器及方法技术

本发明专利技术公开了集成前处理模块的低延迟线性插值加速器及方法，由输入模块、前端处理模块、符号拓展模块、线性插值计算模块和输出模块组成，输入模块用于数据输入；前端处理模块包括蝶形网络通道和反蝶形网络通道，蝶形网络通道和反蝶形网络通道用于双向循环移位以及位聚集和位分散；符号拓展模块用于数据的符号位拓展；线性插值计算模块用于计算对应插值比例的插值。在同样的组合逻辑硬件消耗下，本发明专利技术使用反蝶形网络结构和蝶形网络结构能够实现双向循环移位以及位聚集、位分散功能，该电路也可以很好的移植到更高位宽的模块中，可应用于其他功能，同时前处理模块能独立于插值器工作。

【技术实现步骤摘要】

本专利技术涉及数字信号处理，特别涉及集成前处理模块的低延迟线性插值加速器及方法。

技术介绍

1、针对目前常用软件算法(图像/语音)，线性插值法使用频率较高，尤其在嵌入式设备领域，硬件插值器能够解决吃紧的算力问题。

2、现有方法能够通过对数据的右移位、掩码、符号位扩展对数据进行先处理，可以实现两个基本功能，一个是处理完的32位数据与一个基本32位数据的不断累加，每读一次结果寄存器执行一次累加，第二个是给定两个32位基本数据以及插值比例，实现两个数据之间的线性插值操作，每读一次结果寄存器进行一次插值。

3、现有设计前处理模块在实现右移时需要用到32*32个二选一选择器，不够灵活，随着要处理的数据位数的增加，综合出来的电路延迟也较大；且现有设计为线性插值器专用模块，功能单一，且现有设计插值部分只能对固定位宽数据进行插值计算。因此，提出集成前处理模块的低延迟线性插值加速器及方法。

技术实现思路

1、本专利技术的目的在于提供集成前处理模块的低延迟线性插值加速器及方法，以解决上述
技术介绍
中提出的问本文档来自技高网...

【技术保护点】

1.集成前处理模块的低延迟线性插值加速器，其特征在于，所述线性插值加速器由输入模块、前端处理模块、符号拓展模块、线性插值计算模块和输出模块组成；

2.根据权利要求1所述的集成前处理模块的低延迟线性插值加速器，其特征在于，所述蝶形网络通道和反蝶形网络通道内分别设置有蝶形网络和反蝶形网络，所述蝶形网络和反蝶形网络均设置有五个阶段，且每个阶段有32个二选一MUX，且通过控制每个MUX位选信号可以得到所期望的转换方式。

3.根据权利要求2所述的集成前处理模块的低延迟线性插值加速器，其特征在于，所述蝶形网络和反蝶形网络的每个阶段都设置有16比特寄存器控制。

4....

【技术特征摘要】

1.集成前处理模块的低延迟线性插值加速器，其特征在于，所述线性插值加速器由输入模块、前端处理模块、符号拓展模块、线性插值计算模块和输出模块组成；

2.根据权利要求1所述的集成前处理模块的低延迟线性插值加速器，其特征在于，所述蝶形网络通道和反蝶形网络通道内分别设置有蝶形网络和反蝶形网络，所述蝶形网络和反蝶形网络均设置有五个阶段，且每个阶段有32个二选一mux，且通过控制每个mux位选信号可以得到所期望的转换方式。

3.根据权利要求2所述的集成前处理模块的低延迟线性插值加速器，其特征在于，所述蝶形网络和反蝶形网络的每个阶段都设置有16比特寄存器控制。

4.根据权利要求1所述的集成前处理模块的低延迟线性插值加速器，其特征在于，所述线性插值计算模块需要设置base0、base1、accumulator0以及accumulator1。

5.根据权利要求1所述的集成前处理模块的低延迟线性插值加速器，其特征在于，所述插值比例为每读一次结果寄存器返回base0到base1的一次插值后的结果...

【专利技术属性】
技术研发人员：穆俊杰，
申请(专利权)人：南京物间科技有限公司，
类型：发明
国别省市：