服务器、访问双列直插式内存控制模块的装置及集成电路制造方法及图纸

本申请公开了一种服务器、访问双列直插式内存控制模块的装置及集成电路，应用于通信技术领域，数据读写控制模块用于：基于寄存器模块的读写指令信息，通过数据读写总线，进行自身的存储介质与主机外部的存储器之间的数据传递；该存储器与中央处理器通信连接，且其与数据读写控制模块的通信速率高于通信总线的通信速率；传输控制模块用于进行数据读写控制模块与主机控制模块之间的数据传递；主机控制模块用于通过传输控制模块完成从机与数据读写控制模块之间的数据传递。应用本申请的方案，有效解决了主机读写从机时容易产生的时钟停转问题。基于传输控制模块的设计，使得本申请的集成电路能够专用于实现针对DIMM的访问，且提高了处理效率。

【技术实现步骤摘要】

本专利技术涉及通信，特别是涉及一种服务器、访问双列直插式内存控制模块的装置及集成电路。

技术介绍

1、i3c(improved inter integrated circuit，升级两线式串行总线)是i2c(inter-integrated circuit，两线式串行总线)的改进。i3c属于两线双向串行总线，一次只能由一个i3c主机控制。并且i3c向后兼容许多旧版i2c设备，且i3c设备支持更高的速度。在ddr4(double data rate 4th generation，第四代的双倍数据速率)存储器中，每个dimm(dual-inline-memory-modules，双列直插式内存控制模块)上，有两个设备连接在i2c总线上，分别是dimm的温度传感器和寄存时钟驱动器，i2c的频率一般在100khz至1mhz之间，较慢的传输速度在这种情况下还不凸显，但ddr5的到来让情况发生了变化。在ddr5的dimm中，一般有7个i3c从机，这让一个串行链中的ixc从机从16个变成了56个，大大增加了负担。i3c的频率可达到12.5mhz，相较i2c提升了12.5本文档来自技高网...

【技术保护点】

1.一种集成电路，其特征在于，所述集成电路作为主机，基于通信总线与从机通信连接，且所述集成电路包括：数据读写控制模块、传输控制模块、寄存器模块以及主机控制模块；

2.根据权利要求1所述的集成电路，其特征在于，所述数据读写控制模块包括数据读写总线控制单元，数据读写逻辑单元，第一先入先出存储器以及第二先入先出存储器；

3.根据权利要求2所述的集成电路，其特征在于，基于所述读写指令信息，按照默认传输模式，进行所述第一先入先出存储器或所述第二先入先出存储器与所述主机外部的存储器之间的数据传递，包括：

4.根据权利要求2所述的集成电路，其特征在于，基于所述读写指...

【技术特征摘要】

1.一种集成电路，其特征在于，所述集成电路作为主机，基于通信总线与从机通信连接，且所述集成电路包括：数据读写控制模块、传输控制模块、寄存器模块以及主机控制模块；

2.根据权利要求1所述的集成电路，其特征在于，所述数据读写控制模块包括数据读写总线控制单元，数据读写逻辑单元，第一先入先出存储器以及第二先入先出存储器；

3.根据权利要求2所述的集成电路，其特征在于，基于所述读写指令信息，按照默认传输模式，进行所述第一先入先出存储器或所述第二先入先出存储器与所述主机外部的存储器之间的数据传递，包括：

4.根据权利要求2所述的集成电路，其特征在于，基于所述读写指令信息，按照带内中断传输模式，进行所述第二先入先出存储器与所述主机外部的存储器之间的数据传递，包括：

5.根据权利要求1所述的集成电路，其特征在于，所述传输控制模块包括：跨时钟域转换单元、外设地址转换单元、寄存器地址转换单元、传输执行单元、响应和中断状态生成单元、以及传输控制单元；

6.根据权利要求5所述的集成电路，其特征在于，所述传输控制模块中还包括通用命令码传输参数转换单元，用于：

7.根据权利要求5所述的集成电路，其特征在于，所述寄存器地址转换单元包括：

8.根据权利要求5所述的集成电路，其特征在于，所述传输控制单元还用于：

9.根据权利要求8所述的集成电路，其特征在于，当检测出带内中断使能信号使能时，执行带内中断处理流程，包括：

10.根据权利要求8所述的集成电路，其特征在于，当检测出带内中断使能信号未使能，且命令有效信号使能时，判断是否为通用命令码传输；如果是通用命令码传输，则执行通用命令码传输流程，包括：

【专利技术属性】
技术研发人员：袁秀阳，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：