【技术实现步骤摘要】
本专利技术属于集成电路，具体涉及一种时钟发生器及时钟信号产生方法。
技术介绍
1、在复杂的soc系统中，通常需要高速时钟信号来传输和接收信息，在典型的时钟系统中，高速时钟一般通过pll(锁相环)实现。但pll当中环路滤波器等模块所占面积通常较大，因此在一些低成本、面积要求的应用中，可使用rc张弛振荡器代替pll产生系统时钟。
2、传统的rc张弛振荡器结构如图1所示，时钟信号clk主要由电容cint的周期性充电、放电产生，使用充电电流icharge对电容cint充电，并将电容cint上的斜坡电压vc与电阻rint上的基准电压vref进行比较，当斜坡电压vc达到基准电压vref时，斜坡电压vc被复位并重新开始下一次充电，以此循环振荡。由于比较器的比较延迟及时钟通路上的其他延迟会随工艺(process)、电压(voltage)和温度(temperature)的变化较大，使rc张弛振荡器的振荡频率精度受限，尤其在越高的振荡频率中，这些延迟变化带来的影响更加显著，从而限制了此类rc张弛振荡器在高速系统中的应用。
3、为了减...
【技术保护点】
1.一种时钟发生器，其特征在于，包括：第一振荡器、倍频器、第二振荡器和逻辑单元；
2.根据权利要求1所述的时钟发生器，其特征在于，所述第二振荡器基于调节内部的充电电流以调节第二时钟信号相对于倍频时钟信号的相位，所述逻辑单元用于基于第二时钟信号的跳变沿和倍频时钟信号的跳变沿产生目标时钟信号。
3.根据权利要求1所述的时钟发生器，其特征在于，所述第一振荡器包括第一晶体管、第二晶体管、第一电阻、第一电容、第一开关和第一比较控制模块，所述第一晶体管的第一端和第二晶体管的第一端与第一电压相连，所述第一晶体管的控制端和第二晶体管的控制端与控制电压相连，所述...
【技术特征摘要】
1.一种时钟发生器，其特征在于，包括：第一振荡器、倍频器、第二振荡器和逻辑单元；
2.根据权利要求1所述的时钟发生器，其特征在于，所述第二振荡器基于调节内部的充电电流以调节第二时钟信号相对于倍频时钟信号的相位，所述逻辑单元用于基于第二时钟信号的跳变沿和倍频时钟信号的跳变沿产生目标时钟信号。
3.根据权利要求1所述的时钟发生器，其特征在于，所述第一振荡器包括第一晶体管、第二晶体管、第一电阻、第一电容、第一开关和第一比较控制模块，所述第一晶体管的第一端和第二晶体管的第一端与第一电压相连，所述第一晶体管的控制端和第二晶体管的控制端与控制电压相连，所述第一晶体管的第二端与第一电阻的第一端相连，所述第二晶体管的第二端与第一电容的第一端以及第一开关的第一端相连，所述第一电阻的第二端、第一电容的第二端以及第一开关的第二端与第二电压相连，所述第一比较控制模块的第一端与第一电阻的第一端相连，所述第一比较控制模块的第二端与第一电容的第一端相连，所述第一比较控制模块基于第一电阻的第一端的电压和第一电容的第一端的电压产生用于控制第一开关闭合或断开的第一时钟信号。
4.根据权利要求1所述的时钟发生器，其特征在于，所述第二振荡器包括第三晶体管、电流型dac、第二电阻、第二电容、第二开关和第二比较控制模块，所述第三晶体管的第一端和电流型dac的第一端与第一电压相连，所述第三晶体管的第二端与第二电阻的第一端相连，所述第三晶体管的控制端用于接收控制电压，所述电流型dac的各控制端用于接收控制电压和校准码，所述电流型dac的第二端与第二电容的第一端以及第二开关的第一端相连，所述第二电阻的第二端、第二电容的第二端和第二开关的第二端与第二电压相连，所述电流型dac用于产生提供给第二电容充电的充电电流并基于校准码的控制调...
【专利技术属性】
技术研发人员：纪镔姣，张林，
申请(专利权)人：思瑞浦微电子科技北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。