【技术实现步骤摘要】
本申请涉及集成电路，尤其涉及一种芯粒接口电路、例化方法和对齐方法。
技术介绍
1、随着集成电路工艺的发展，芯片资源密度和数据逻辑时钟频率的提升，需要通过增加芯片面积来提升集成度，这些使得晶粒（die），也即晶圆片（wafer）切割而成且未封装的小块，在面积和良率方面受到越来越大的挑战。现有技术中，应用了芯粒（chiplet）技术，通过将大芯片划分为面积较小的芯粒，从而提高良率，降低生成成本，同时，适配各种芯粒互联技术。芯粒的数据传输方面，受到时钟树和随路信号引入的走线延迟的影响，限制了物理层的性能，也可能因为延迟差值导致数据不对齐，现有技术的解决方案需要复杂的控制逻辑而且难以灵活地适配带宽需求进行调整。
2、为此，本申请提供了一种芯粒接口电路、例化方法和对齐方法，用于应对现有技术中的技术难题。
技术实现思路
1、第一方面，本申请提供了一种芯粒接口电路。所述芯粒接口电路用于第一芯粒和第二芯粒之间的互联，所述第一芯粒包括第一物理层，所述第一物理层包括按照通道模块模板例化得到的至少一...
【技术保护点】
1.一种芯粒接口电路，其特征在于，所述芯粒接口电路用于第一芯粒和第二芯粒之间的互联，所述第一芯粒包括第一物理层，所述第一物理层包括按照通道模块模板例化得到的至少一个第一通道模块，所述第二芯粒包括第二物理层，所述第二物理层包括按照所述通道模块模板例化得到的至少一个第二通道模块，所述至少一个第一通道模块与所述至少一个第二通道模块一一对应，所述至少一个第一通道模块中的每一个第一通道模块所包括的单端数据链路的数量与所述至少一个第二通道模块中与该第一通道模块所对应的第二通道模块所包括的单端数据链路的数量相等，所述芯粒接口电路的对齐包括：先利用成对应关系的第一通道模块和第二通道模...
【技术特征摘要】
1.一种芯粒接口电路，其特征在于，所述芯粒接口电路用于第一芯粒和第二芯粒之间的互联，所述第一芯粒包括第一物理层，所述第一物理层包括按照通道模块模板例化得到的至少一个第一通道模块，所述第二芯粒包括第二物理层，所述第二物理层包括按照所述通道模块模板例化得到的至少一个第二通道模块，所述至少一个第一通道模块与所述至少一个第二通道模块一一对应，所述至少一个第一通道模块中的每一个第一通道模块所包括的单端数据链路的数量与所述至少一个第二通道模块中与该第一通道模块所对应的第二通道模块所包括的单端数据链路的数量相等，所述芯粒接口电路的对齐包括：先利用成对应关系的第一通道模块和第二通道模块互相协作以便完成通道模块内部对齐，然后，利用所述至少一个第一通道模块的整体和所述至少一个第二通道模块的整体互相协作以便完成通道模块之间对齐。
2.根据权利要求1所述的芯粒接口电路，其特征在于，所述至少一个第一通道模块中的给定第一通道模块与所述至少一个第二通道模块中的给定第二通道模块成对应关系，利用所述给定第一通道模块和所述给定第二通道模块互相协作以便完成所述通道模块内部对齐，包括：
3.根据权利要求2所述的芯粒接口电路，其特征在于，利用所述至少一个第一通道模块的整体和所述至少一个第二通道模块的整体互相协作以便完成所述通道模块之间对齐，包括：
4.根据权利要求2所述的芯粒接口电路，其特征在于，所述给定第一通道模块是所述至少一个第一通道模块中的任一第一通道模块。
5.根据权利要求2所述的芯粒接口电路，其特征在于，所述给定第二通道模块所包括的单端数据链路各自正确接收时的读指针初始位置是通过加一读指针初始位置直到码型比较结果正确来确定。
6.根据权利要求3所述的芯粒接口电路，其特征在于，所述补偿计算结果包括，以所述最晚接收数据有效信号作为基准从而计算得到的用于所述至少一个第二通道模块各自的接收数据有效信号中的除了最晚接收数据有效信号以外的其它接收数据有效信号所对应的第二通道模块的偏差值补偿。
7.根据权利要求6所述的芯粒接口电路，其特征在于，利用所述补偿计算结果更新所述至少一个第一通道模块各自的读指针初始位置配置，包括，基于所述偏差值补偿，延迟所述至少一个第二通道模块各自的接收数据有效信号中的除了最晚接收数据有效信号以外的其它接收数据有效信号所对应的第二通道模块的读指针初始位置。
8.根据权利要求1所述的芯粒接口电路，其特征在于，所述通道模块模板包括发送数据信号通道，发送时钟信号通道，发送有...
【专利技术属性】
技术研发人员：向雄，
申请(专利权)人：芯耀辉半导体科技珠海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。