用于芯片后端设计的高速信号通道物理实现方法及装置制造方法及图纸

本发明专利技术涉及芯片后端物理实现技术领域，公开了用于芯片后端设计的高速信号通道物理实现方法及装置，该方法包括：从预设初始数据环境获取多个功能模块的连接关系，并基于连接关系确定各功能模块之间的多条信号通道生成高速信号通道关系列表；基于关系列表和预设时序收敛标准确定高速信号通道配置顺序；基于高速信号通道配置顺序依次进行高速信号通道中驱动单元阵列定制化摆放参数配置、驱动单元阵列参数配置和高速信号定制线参数配置，基于参数配置进行驱动单元阵列自动化摆放和高速定制通道信号自动化绕线，完成高速信号通道的定制化物理实现。本发明专利技术解决了驱动单元摆放不合理及高速信号线布线不合理导致无法实现高速定制信号远距离传输的问题。

【技术实现步骤摘要】

本专利技术涉及芯片后端物理实现，具体涉及用于芯片后端设计的高速信号通道物理实现方法及装置。

技术介绍

1、在芯片数字后端物理实现中，信号线绕线过长、使用较长的底层绕线、不合理的驱动强度standard cell单元(基本单元)和负载cell单元，通常都会造成很大的线延迟和cell单元延迟，造成很大的时序违例，对于时钟频率提升构成严峻挑战，传统的解决方案是采用eda(electronic design automation，简称eda，电子设计自动化)工具通过设置transition约束(高低电平状态切换需要的时间延迟约束)、capacitance电容约束、线长度约束；通过eda placement自动布局布线工具和routing自动绕线工具在一定距离上插入缓冲器或者插入成对的反相器来满足drv(design rule violation,设计规则违例)要求和时序要求。

2、现有技术完全依赖eda自动布局布线工具，存在实现结果具有随机性；缓冲单元位置摆放不合理造成缓冲单元数量浪费、缓冲单元数量不可控、难以实现定量精细化缓冲单元摆放，造成不必要的延本文档来自技高网...

【技术保护点】

1.一种用于芯片后端设计的高速信号通道物理实现方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述预设初始数据环境中包括多个子设计；

3.根据权利要求2所述的方法，其特征在于，基于所述连接关系和多条信号通道生成高速信号通道关系列表包括：

4.根据权利要求2所述的方法，其特征在于，基于所述高速信号通道配置顺序进行高速信号通道中驱动单元阵列定制化摆放参数配置包括：

5.根据权利要求1所述的方法，其特征在于，基于所述高速信号通道配置顺序进行高速信号通道中驱动单元阵列参数配置包括：

6.根据权利要求1所述的方...

【技术特征摘要】

1.一种用于芯片后端设计的高速信号通道物理实现方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述预设初始数据环境中包括多个子设计；

3.根据权利要求2所述的方法，其特征在于，基于所述连接关系和多条信号通道生成高速信号通道关系列表包括：

4.根据权利要求2所述的方法，其特征在于，基于所述高速信号通道配置顺序进行高速信号通道中驱动单元阵列定制化摆放参数配置包括：

5.根据权利要求1所述的方法，其特征在于，基于所述高速信号通道配置顺序进行高速信号通道中驱动单元阵列参数配置包括：

6.根据...

【专利技术属性】
技术研发人员：岳世伟，朱奎英，
申请(专利权)人：广东鸿钧微电子科技有限公司，
类型：发明
国别省市：