【技术实现步骤摘要】
【国外来华专利技术】
本文提供的实施例涉及一种系统和方法，用于优化电子束参数，诸如扫描电子显微镜(sem)操作参数，用于测量掩埋特征，更具体地，用于提高套刻测量效率。
技术介绍
1、在集成电路(ic)的制造过程中，检查未完成或完成的电路部件以确保其根据设计制造且无缺陷。可采用利用光学显微镜或带电粒子(例如，电子)束显微镜(诸如扫描电子显微镜(sem))的检查系统。随着ic部件的物理尺寸持续缩小，缺陷检测的准确性和产率变得更加重要。
2、为了监测器件制造工艺的一个或多个步骤，诸如包括例如曝光，抗蚀剂处理、蚀刻、显影、烘焙等的光刻工艺，可以检查样品，例如通过器件制造工艺图案化的衬底或其中使用的图案化器件，其中可以测量样品的一个或多个参数。套刻测量是半导体器件制造的重要控制度量。检查可能发现图案缺陷，诸如定位错误，连接失败，分离失败或闯入的颗粒。检查在器件制造工艺中使用的衬底和图案化器件可以有助于提高产率。从检查获得的信息可用于标识缺陷，或调整器件制造工艺。
技术实现思路
1、本公开的实施例提供用于优化s...
【技术保护点】
1.一种用于确定由电子束用于套刻测量的一个或多个参数的系统，所述系统包括：
2.根据权利要求1所述的系统，其中所述晶片叠层的所述多个特性包括所述晶片叠层中材料的密度或原子序数。
3.根据权利要求1所述的系统，其中所述晶片叠层的所述多个特性包括所述晶片叠层上所述多个特征的几何形状或尺寸。
4.根据权利要求3所述的系统，其中所述多个特征包括一组掩埋线特征，并且其中所述掩埋线特征的尺寸包括节距。
5.根据权利要求1所述的系统，其中所述获取时间还基于与所述电子束的斑点尺寸相关的一个或多个硬件参数来确定。
6.根据权利...
【技术特征摘要】
【国外来华专利技术】
1.一种用于确定由电子束用于套刻测量的一个或多个参数的系统，所述系统包括：
2.根据权利要求1所述的系统，其中所述晶片叠层的所述多个特性包括所述晶片叠层中材料的密度或原子序数。
3.根据权利要求1所述的系统，其中所述晶片叠层的所述多个特性包括所述晶片叠层上所述多个特征的几何形状或尺寸。
4.根据权利要求3所述的系统，其中所述多个特征包括一组掩埋线特征，并且其中所述掩埋线特征的尺寸包括节距。
5.根据权利要求1所述的系统，其中所述获取时间还基于与所述电子束的斑点尺寸相关的一个或多个硬件参数来确定。
6.根据权利要求1所述的系统，其中所述获取时间还基于与检测器效率相关的一个或多个硬件参数来确定。
7.根据权利要求1所述的系统，其中所述获取时间还基于套刻规范来确定。
8.根据权利要求1所述的系统，其中所述控制器包括被配置为使所述系统还执行以下操作的所述电路系统：
9.根据权利要求1所述的系统，其中确定...
【专利技术属性】
技术研发人员：B·H·高利，T·J·胡伊斯曼，A·G·M·吉尔斯，陈光青，
申请(专利权)人：ASML荷兰有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。