一种基于ATE跨地址的数据处理方法及处理系统技术方案

本发明专利技术涉及集成电路自动化测试设备领域，尤其涉及一种基于ATE跨地址的数据处理方法及处理系统。该方法包括根据配置指令选择是否进行连续写入；若需进行连续写入时，处理器将失效数据非连续地址的逻辑地址均按照连续数据写入FIFO，直至达到所述FIFO的阈值后搬迁至DDR中；根据读取指令选择是否按照映射读取所述DDR中的失效数据。本发明专利技术通过将非连续地址的逻辑地址按照连续数据写入FIFO，直至达到FIFO的阈值后搬迁至DDR中，从而可减少FIFO内存空间的使用，避免频繁调用FIFO，进而加快失效数据的写入速率。同时，该方法也提高了DDR的利用率。

【技术实现步骤摘要】

本专利技术涉及集成电路自动化测试设备领域，尤其涉及一种基于ate跨地址的数据处理方法及处理系统。

技术介绍

1、在国内集成电路的日趋发展过程中，芯片的测试场景更加复杂化，其中需要测试芯片的物理地址存在跨地址读取情况。现有的ate(automatic test equipment，自动测试设备)在处理跨地址数据时存在一些问题：传统的一种方式是将比较数据先存入fifo(first in first out，先入先出法)内存空间，再不断搬移到ddr(double data rate，双倍速率同步动态随机存储器)中，这种方式在地址偏移量较大时，需要多个fifo存储，导致写入ddr的时间较长；另一种方式是将数据及其对应地址写入fifo，虽然避免了跨地址情况下fifo的频繁调用，但在此种方式下ddr需要额外空间存储地址号，且应用端读取地址数据时效率较低，既费时又耗空间。

技术实现思路

1、本专利技术的目的在于提供一种基于ate跨地址的数据处理方法及处理系统，在实现不占用更多存储空间的情况下能够解决跨地址高速的连续写入的问本文档来自技高网...

【技术保护点】

1.一种基于ATE跨地址的数据处理方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的基于ATE跨地址的数据处理方法，其特征在于，所述处理器将每个周期的比较结果数据中的失效数据连续写入至所述FIFO中，组成一个地址数据后，再顺次将其余的失效数据写入所述FIFO中，直至达到所述FIFO的阈值后，再搬迁至所述DDR中。

3.根据权利要求1所述的基于ATE跨地址的数据处理方法，其特征在于，当按照映射读取所述失效数据时，则将所述失效数据按照其非连续地址的逻辑地址进行读取。

4.根据权利要求1所述的基于ATE跨地址的数据处理方法，其特征在于，当按照非映射读...

【技术特征摘要】

1.一种基于ate跨地址的数据处理方法，其特征在于，包括以下步骤：

2.根据权利要求1所述的基于ate跨地址的数据处理方法，其特征在于，所述处理器将每个周期的比较结果数据中的失效数据连续写入至所述fifo中，组成一个地址数据后，再顺次将其余的失效数据写入所述fifo中，直至达到所述fifo的阈值后，再搬迁至所述ddr中。

3.根据权利要求1所述的基于ate跨地址的数据处理方法，其特征在于，当按照映射读取所述失效数据时，则将所述失效数据按照其非连续地址的逻辑地址进行读取。

4.根据权利要求1所述的基于ate跨地址的数据处理方法，其特征在于，当按照非映射读取所述失效数据时，则将所述失效数据按照其存入至所述ddr中的连续逻辑地址进行读取。

5.根据权利要求1所述的基于ate跨地址的数据处理方法，其特征在于，所述处理器为fpga。

6.根...

【专利技术属性】
技术研发人员：林玉京，叶小清，潘新宇，
申请(专利权)人：上海御渡半导体科技有限公司，
类型：发明
国别省市：