一种解码端运动矢量精细化的硬件结构制造技术

本发明专利技术属于数字高清视频编解码技术领域，具体为解码端运动矢量精细化的硬件结构。本发明专利技术解码端运动矢量精细化的硬件结构，针对VVC中引入的解码端运动搜索技术DMVR进行设计，根据标准算法，将DMVR划分成若干个子模块分别进行硬件结构设计，每个子模块以既定的流水线的方式运行，完成解码端运动搜索任务；具体包含6个子模块，分别为：依次连接的双线性滤波器，SAD计算器，SAD代价比较器，分像素精度细化器，以及控制模块和输入模块；本发明专利技术可有效减少硬件中的空闲周期，提高硬件资源的利用率，同时更有利于参考像素的读取。

【技术实现步骤摘要】

本专利技术属于数字高清视频编解码，具体涉及解码端运动矢量精细化的硬件结构。

技术介绍

1、为了进一步提高视频编解码器的压缩效率，国际标准化组织开发并提出了最新一代的视频编码标准vvc，相较于上一代视频编码标准hevc，在相同的客观质量下，vvc的码率可以节省约50％。vvc的编码压缩性能的提升主要来源于其中大量的新增编码工具。对于帧间预测部分，vvc不仅引入了大量的编码端工具，还引入了解码端的运动搜索工具，例如，解码端运动矢量精细化(decoder-side motion vector refinement，dmvr)。

2、为了提高编码的实时性，降低编码延时，通常的解决方案是设计并实现硬件视频编码处理器。然而，以往的视频编码标准中并不存在解码端运动搜索的需求，并且dmvr的镜像搜索特点与编码端的运动搜索特点远远不同，因此需要为dmvr设计专用的运动搜索引擎。除本专利技术外，目前未见有针对dmvr的硬件设计报道。

技术实现思路

1、本专利技术的目的在于提供一种低代价、高吞吐率的解码端运动矢量精细化本文档来自技高网...

【技术保护点】

1.一种解码端运动矢量精细化的硬件结构，针对VVC中引入的解码端运动搜索技术DMVR进行设计，根据标准算法，将DMVR划分成若干个子模块分别进行硬件结构设计，每个子模块以既定的流水线的方式运行，完成解码端运动搜索任务；其特征在于，具体包括双线性滤波器、SAD计算器、SAD代价比较器、分像素精度细化器，以及控制模块和输入模块；其中：

2.根据权利要求1所述的解码端运动矢量精细化的硬件结构，其特征在于，所述双线性滤波器中，用L0和L1分别表示前向和后向；前向和后向参考像素分别记为RefL0和Ref L1，同理，前向和后向预测像素分别记为Pred L0和Pred L1；双线性滤波器...

【技术特征摘要】

1.一种解码端运动矢量精细化的硬件结构，针对vvc中引入的解码端运动搜索技术dmvr进行设计，根据标准算法，将dmvr划分成若干个子模块分别进行硬件结构设计，每个子模块以既定的流水线的方式运行，完成解码端运动搜索任务；其特征在于，具体包括双线性滤波器、sad计算器、sad代价比较器、分像素精度细化器，以及控制模块和输入模块；其中：

2.根据权利要求1所述的解码端运动矢量精细化的硬件结构，其特征在于，所述双线性滤波器中，用l0和l1分别表示前向和后向；前向和后向参考像素分别记为refl0和ref l1，同理，前向和后向预测像素分别记为pred l0和pred l1；双线性滤波器，需要在8个时钟周期内完成前、后向两组12×12个双线性预测像素；前4个周期完成pred l0的插值，后4个周期完成pred l1的插值；在前4个时钟周期内，每个时钟周期输入refl0中的13×4个参考像素，通过水平加权相加，垂直加权相加，输出pred l0中的12×3个预测像素。

3.根据权利要求2所述的解码端运动矢量精细化的硬件结构，其特征在于，所述sad计算器，是为解决一个8×8处理单元的25对镜像搜索点的代价计算过程无法直接按搜索点平均分配在8个周期运算而设计；具体针对dmvr中的镜像搜索特点，设计像素级sad计算器，其中，包含一组移位寄存器和一组sad计算引擎；移位寄存器用于规整镜像搜索读取预测像素的数据流，同时构建sad计算引擎的输入数据；移位寄存器中寄存的数据将每个周期向左移动一个像素位宽，舍弃掉最左边的一列数据，同时输入一列数据存放在最右边的一列；sad计算引擎用于计算同一列中5个搜索点的1×4像素级sad代价，并与之前的结果累加，8个周期完成这5个搜索点的8×4像素级sad代价，这里的“4”来源于计算sad代价时，y方向上的降采样；对于sad_knl[i]，i＝0,...

【专利技术属性】
技术研发人员：范益波，刘嘉豪，荆明娥，
申请(专利权)人：复旦大学，
类型：发明
国别省市：