双芯片时钟同步制造技术

技术编号:43355269 阅读:25 留言:0更新日期:2024-11-19 17:41
当第一和第二半导体电路都处于第一和第二半导体电路之间的接口处的输入/输出(IO)能够操作的慢时钟速度时,两个半导体电路的时钟被设置为公共时钟源。两个时钟的分隔计数器以慢时钟速度同步。两个半导体电路被切换到快时钟速度,该快时钟速度是慢速度的倍数,其中IO不能以快时钟速度操作。来自第一电路的分隔计数器的脉冲被发送到第二电路的备用分隔计数器,然后第二计数器的主分隔计数器与该备用分隔计数器对准,以便以快时钟速度保持两个电路同步。

【技术实现步骤摘要】
【国外来华专利技术】

本专利技术涉及一种计算机系统,尤其涉及一种包括时钟源和多个时钟域的逻辑装置。


技术介绍

1、计算系统越来越多地使用许多半导体电路。考虑到这些电路的速度和精度,对将电路同步给予了大量的关注,以使得所有部件可以协调地一起工作。然而,由于装置之间的组件时常不能以与电路本身发送和处理数据相同的速度来发送和处理数据,因此可能难以使电路同步。


技术实现思路

1、本公开的各方面涉及与同步半导体电路的时钟有关的方法、系统和计算机程序产品。例如,所述方法包括当第一半导体电路和第二半导体电路都处于慢时钟速度时,将所述第一半导体电路的第一时钟和第二半导体电路的第二时钟设置为公共时钟源。在所述第一半导体电路和所述第二半导体电路之间的接口处的输入/输出(io)能够以慢时钟速度操作。所述方法进一步包括以所述慢时钟速度同步所述第一时钟的第一分隔计数器和所述第二时钟的第二分隔计数器。所述方法还包括将所述第一半导体电路和第二半导体电路同时切换到作为所述慢时钟速度的倍数的快时钟速度,其中所述io不能以所述快时钟速度操作。还公开了一种包括两个半导本文档来自技高网...

【技术保护点】

1.一种方法,包括:

2.根据权利要求1所述的方法,还包括:

3.根据权利要求2所述的方法,其中所述脉冲以所述第一分隔计数器的特定的预定数值状态从所述第一分隔计数器周期性地发送。

4.根据权利要求2所述的方法,还包括:

5.根据权利要求4所述的方法,其中,当所述功能逻辑停止时,数据内容被冻结几个周期,并且一旦所述第一分隔计数器和所述第二分隔计数器被同步,则所述功能逻辑重新启动,使得所述数据内容被保持而不丢失。

6.根据权利要求4所述的方法,其中,在所述功能逻辑停止时,所述第二半导体电路的状态机正在运行。>

7.根据权利...

【技术特征摘要】
【国外来华专利技术】

1.一种方法,包括:

2.根据权利要求1所述的方法,还包括:

3.根据权利要求2所述的方法,其中所述脉冲以所述第一分隔计数器的特定的预定数值状态从所述第一分隔计数器周期性地发送。

4.根据权利要求2所述的方法,还包括:

5.根据权利要求4所述的方法,其中,当所述功能逻辑停止时,数据内容被冻结几个周期,并且一旦所述第一分隔计数器和所述第二分隔计数器被同步,则所述功能逻辑重新启动,使得所述数据内容被保持而不丢失。

6.根据权利要求4所述的方法,其中,在所述功能逻辑停止时,所述第二半导体电路的状态机正在运行。

7.根据权利要求1所述的方法,进一步包括以所述慢时钟速度对所述第一半导体电路和所述第二半导体电路两者的时钟网格进行去偏移。

8.根据权利要求1所述的方法,进一步包括以所述快时钟速度对所述第一半导体电路和第二半导体电路两者的时钟网格进行去偏移。

9.一种系统,包括:

10.根据权利要求9所述的系统,其中,所述第一半导体电路和所述第二半导体电路进一步被配置为:

11.根据权利要求10所述的系统,其中,所述脉冲以所述第一分隔计数器的特定的预定数值状态从所述第一分隔计数器周期性地发送。

12.根据权利要求11所述的系统,...

【专利技术属性】
技术研发人员:H·施密特A·阿尔普D·基斯
申请(专利权)人:国际商业机器公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1