一种基于改进型三阶段逻辑的功耗恒定型D触发器电路制造技术

本发明专利技术公开一种基于改进型三阶段逻辑的功耗恒定型D触发器电路，包括八个PMOS管P1～P8、十一个NMOS管N1～N11和一个双输入与非门。为了提高电路的硬件安全水平和抗功耗攻击性能，降低触发器的功耗和延迟，本发明专利技术基于DyCML结构，提出基于DyCML结构的功耗恒定型D触发器电路，防止电路因输出端负载电容不均衡而引起的功耗恒定性问题；在提出的D触发器基础上引入三阶段逻辑，提出基于三阶段逻辑的功耗恒定型D触发器电路，并对三阶段逻辑进行改进，提出基于改进型三阶段逻辑的功耗恒定型D触发器，利用触发器内部节点生成放电信号，防止攻击者利用分离时钟等手段消除放电信号，进而对电路的安全性产生影响。

【技术实现步骤摘要】

本专利技术属于集成电路，具体涉及一种基于改进型三阶段逻辑的功耗恒定型d触发器电路。

技术介绍

1、侧信道攻击是利用加密设备处理数据时，产生的时间、功耗或电磁辐射等物理信息对电路进行攻击。针对不同的物理信息进行攻击，侧信道攻击技术手段也分为很多种，其中功耗攻击技术因简单操作、成本低，攻击范围广等特点而成为针对密码芯片的一种具有严重威胁的侧信道攻击技术。功耗攻击实施的原理是利用芯片电路中密码模块处理相关数据和电路产生功耗之间的关联性对电路实施攻击。主流的抗功耗攻击对策有双轨预充电逻辑(drpl,dual rail pre-charge logic)，基于感应放大器逻辑(sabl,sense amplifierbased logic)，波动动态差分逻辑(wddl,wave dynamic differential logic)，三阶段预充电逻辑(tdpl,three-phase dual-rail pre-charge logic)等，不同对策的主要思想都是为了消除功耗与处理相关数据之间的关联性。除了传统的drp逻辑种类外，动态电流模式逻辑(dycml,dyna本文档来自技高网...

【技术保护点】

1.一种基于改进型三阶段逻辑的功耗恒定型D触发器电路，其特征在于，包括八个PMOS管P1～P8和九个NMOS管N1～N9，电路可划分为中部结构、左侧结构和右侧结构，中部包括P1、P2、P3、P4、N1、N2、N3、N4、N5,左侧包括N8、P7、N9、P8，右侧包括N6、P5、N7、P6；

2.根据权利要求1所述的一种基于改进型三阶段逻辑的功耗恒定型D触发器电路，其特征在于，所述电路包括预充电阶段和求值阶段，

3.根据权利要求1所述的一种基于改进型三阶段逻辑的功耗恒定型D触发器电路，其特征在于，所述电路还包括两个NMOS管N10、N11，N10源极接TA节点，N1...

【技术特征摘要】

1.一种基于改进型三阶段逻辑的功耗恒定型d触发器电路，其特征在于，包括八个pmos管p1～p8和九个nmos管n1～n9，电路可划分为中部结构、左侧结构和右侧结构，中部包括p1、p2、p3、p4、n1、n2、n3、n4、n5,左侧包括n8、p7、n9、p8，右侧包括n6、p5、n7、p6；

2.根据权利要求1所述的一种基于改进型三阶段逻辑的功耗恒定型d触发器电路，其特征在于，所述电路包括预充电阶段和求值阶段，

3.根据权利要求1所述的一种基于改进型三阶段逻辑的功耗恒定型d触发器电路，其特征在于，所述电路还包括两个nmos管n10、n11，n10源极接ta节点，n10漏极接地，n10栅极接...

【专利技术属性】
技术研发人员：姚茂群，李海威，李秀梅，陈冉，
申请(专利权)人：杭州师范大学，
类型：发明
国别省市：