一种实现时钟同步的装置及方法制造方法及图纸

本发明专利技术涉及一种实现时钟同步的装置及方法，所述装置包括以太网接口、锁相环单元和时钟生成单元；锁相环单元包括逻辑控制电路、微处理器、数模转换器和压控振荡器或者直接数字频率合成器；所述方法包括步骤：提取时钟信号；锁相环处理；将经过频率调整的本地时钟信号合成相位相同、频率不同的至少两路时钟信号，一路发送至以太网接口，其余至少一路发送至以太网；以太网接口将接收的时钟信号分为两路，一路作为自身工作时钟，另一路被发送至以太网。本发明专利技术装置及方法在以太网链路发生故障、堵塞、时延和抖动的情况下以及从以太网中提取的时钟信号发生丢失时，能保障各通讯设备之间和各业务之间能实现良好的时钟同步，可广泛应用于通信系统中。

【技术实现步骤摘要】

本专利技术涉及同步技术，特别是涉及。
技术介绍
随着信息技术的发展，通信网络可传输各种数字业务，从普通业务到智能 增值业务，从语音到数据、图像等综合业务，多种业务的并存使得系统的同步 问题显得越来越重要，而时钟同步是通信网内各种设备之间相互通信的基础。 如果没有良好的时钟同步，数字信息在传递过程中就不可避免地会出现误码、 滑码等现象，从而造成通信质量的下降，例如，语音通话过程中听到的P卡嗒声， 传真业务中的信息缺失，数据业务丢包率增高，传送的图係4莫糊不清等。由此 可见，可靠的时钟同步是通信业务的质量保证。随着通信系统的发展和应用需求，以太网正逐步向通信系统中渗透，越来 越多的数据和业务通过以太网进行传输，但是，获取数据和业务必须的同步时 钟成为了以太网的一个瓶颈。目前，在以太网中传输的数据和业务较多的采用 包信息时钟同步方法或以太码流时钟恢复方法。包信息时钟同步方法是基于IEEE1588协议提取同步时钟的方法。图1为一种基于IEEE1588协议提取同步时钟的时钟装置的组成结构示 意图。如图l所示，基于IEEE1588协议提取同步时钟的时钟装置位于介质 访问(MAC, Media Access)层或者物理层，包括网络处理器、时钟标签产 生器和时钟源。如果图1所示的时钟装置作为从时钟装置，那么，在以太网 数据包进入网络处理器后，网络处理器从数据包中提取时间戳信息，并对从 多个数据包提取的时间戳信息中的时间进行处理(比如，平均算法处理等)， 将时间标签产生器的时间设定为网络处理器处理得到的时间；时间标签产生器根据设定的时间，将提取的时间戳信息转换为时钟信号后，发送至外部设备；如果图1所示的时钟装置作为主时钟装置时，该同步时钟装置内部包括 有时钟源，时钟源产生的时钟信号经过时钟标签产生器的处理后，被加入了 反映时间信息的时间标签，网络处理器将包含有时间标签的时钟信号发送至 以太网。以太码流时钟恢复方法是在以太网物理层，码流以串行方式进行传输， 码流接收端恢复并提取以太网发送码流的时钟信号。在以太网链路正常工作的情况下，基于IEEE1588协议和以太码流时钟 恢复方法提取的时钟信号均能满足实际要求；但是，在链路发生故障、堵塞、 时延和抖动等的情况下，所提取的时钟信号就不能满足实际要求。另外，如 果基于IEEE1588协议和以太码流时钟恢复方法提取的时钟信号丢失，那么， 数据和业务就无法在以太网中进行同步传输。由此可见，现有技术中，在以太网链路发生故障、堵塞、时延和抖动的 情况下，各通讯设备之间和各种业务之间不能实现良好的时钟同步。特别是， 如果从以太网中提取的时钟信号发生丢失时，各通讯设备之间和各种业务之 间无法实现时钟同步。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种实现时钟同步的装置及方 法，在以太网链路发生故障、堵塞、时延和抖动的情况下以及从以太网中提 取的时钟信号发生丢失时，各通讯设备之间和各业务之间能实现良好的时钟 同步。为了达到上述第一目的，本专利技术提出的一种实现时钟同步的装置的技术 方案为一种实现时钟同步的装置，包括以太网接口、锁相环单元和时钟生成单元； 其中，以太网接口 ，用于从以太网物理层提取两路时钟信号并发送至锁相环单元；将从时钟生成单元接收的同步时钟信号分为两路， 一路作为该以太网接口自身的工作时钟信号，另一路发送至以太网；锁相环单元，用于根据预设的选择策略，从来自以太网接口的两路时钟信 号中选择一路与该锁相环单元自身内部生成的本地时钟信号进行鉴相，对鉴相 结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号 频率调整为所选时钟信号的频率；将经过频率调整的本地时钟信号发送至时钟 生成单元；时钟生成单元，用于将接收到的本地时钟信号作为参考频率信号，生成与 接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，将一路 同步时钟信号发送至以太网接口 ，其余至少一路同步时钟信号发送至以太网。为了达到上述第二目的，本专利技术提出的一种实现时钟同步的方法的技术 方案为一种实现同步时钟的方法，包括如下步骤a、 以太网接口从以太网物理层提取两路时钟信号；b、 锁相环单元根据预设的选择策略，从以太网提取的两路时钟信号中选择 一路与本地时钟信号进行锁相环处理，将本地时钟信号频率调整为所选时钟信 号频率；将经过频率调整的本地时钟信号发送至时钟生成单元；c、 时钟生成单元以接收到的本地时钟信号作为参考频率信号，生成与接收 到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号， 一路被发送 至以太网接口，其余至少一鴻4皮发送至以太网；d、 以太网接口将从时钟生成单元接收的同步时钟信号分为两路， 一路作为 以太网接口自身的工作时钟，另一路被发送至以太网。综上所述，本专利技术提出的实现同步时钟的装置及方法从以太网接口提取 的两路时钟信号中选择一路，进行锁相处理，即，调整本地时钟信号频率， 使得本地时钟信号频率与所选时钟信号频率相同；把经过频率调整的本地时 钟信号发送至以太网。这样，在以太网链路发生故障、堵塞、时延和抖动的情况下，发送至以太网的本地时钟信号能保障各通讯设备之间和各种业务之ii间实现良好的时钟同步。特别是，如果从以太网中提取的时钟信号发生丢失 后，发送至以太网的本地时钟信号仍能保障各通讯设备之间和各种业务之间 实现良好的时钟同步。附图说明图1为一种基于IEEE1588协议提取同步时钟的时钟装置的组成结构示 意图。图2为本专利技术实现时钟同步的装置的组成结构示意图。图3为本专利技术锁相环单元的第一种组成结构示意图。图4为本专利技术锁相环单元中逻辑控制电路组成结构示意图。图5为本专利技术锁相环单元的第二种组成结构示意图。图6为本专利技术锁相环单元的第三种组成结构示意图。图7为本专利技术锁相环单元的第四种组成结构示意图。图8为包括网同步设备接口的专利技术装置的组成结构图。图9为本专利技术所述在以太网中实现同步时钟的方法的流程图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图及具体 实施例对本专利技术作进一步地详细描述。图2为本专利技术实现时钟同步的装置的组成结构示意图。如图2所示，本发 明所述实现时钟同步的装置包括以太网接口 1、锁相环单元2和时钟生成单元3; 其中，以太网接口 1，用于从以太网物理层提取的两路时钟信号并发送至锁相环 单元2;将从时钟生成单元3接收的同步时钟信号分为两路， 一路作为该以太 网接口 1自身的工作时钟信号，另一^各发送至以太网；锁相环单元2，用于根据预设的选择策略，从来自以太网接口 1的两路时 钟信号中选择一路与该锁相环单元自身内部生成的本地时钟信号进行鉴相，对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号频率调整为所选时钟信号的频率；将经过频率调整的本地时钟信号发送至 时钟生成单元3;时钟生成单元3,用于将接收到的本地时钟信号作为参考频率信号，生成 与接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，将一 路同步时钟信号发送至以太网接口 i，其余至少一路同步时钟信号发送至以太网。本专利技术装置中，以太网接口1从以太网物理层提取的两路时钟信号分别为 基于IEEE1588协议提取的时钟信号和基于以太码流时钟恢复方法提取的时钟 本文档来自技高网...

【技术保护点】
一种实现时钟同步的装置，其特征在于，所述装置包括以太网接口、锁相环单元和时钟生成单元；其中，　　　　以太网接口，用于从以太网物理层提取两路时钟信号并发送至锁相环单元；将从时钟生成单元接收的同步时钟信号分为两路，一路作为该以太网接口自身的工作时钟信号，另一路发送至以太网；　　　　锁相环单元，用于根据预设的选择策略，从来自以太网接口的两路时钟信号中选择一路与该锁相环单元自身内部生成的本地时钟信号进行鉴相，对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号频率调整为所选时钟信号的频率；将经过频率调整的本地时钟信号发送至时钟生成单元；　　　　时钟生成单元，用于将接收到的本地时钟信号作为参考频率信号，生成与接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，将一路同步时钟信号发送至以太网接口，其余至少一路同步时钟信号发送至以太网。

【技术特征摘要】
1、一种实现时钟同步的装置，其特征在于，所述装置包括以太网接口、锁相环单元和时钟生成单元；其中，以太网接口，用于从以太网物理层提取两路时钟信号并发送至锁相环单元；将从时钟生成单元接收的同步时钟信号分为两路，一路作为该以太网接口自身的工作时钟信号，另一路发送至以太网；锁相环单元，用于根据预设的选择策略，从来自以太网接口的两路时钟信号中选择一路与该锁相环单元自身内部生成的本地时钟信号进行鉴相，对鉴相结果进行环路低通滤波处理，并根据环路低通滤波处理结果，将本地时钟信号频率调整为所选时钟信号的频率；将经过频率调整的本地时钟信号发送至时钟生成单元；时钟生成单元，用于将接收到的本地时钟信号作为参考频率信号，生成与接收到的本地时钟信号相位相同但频率不同的至少两路同步时钟信号，将一路同步时钟信号发送至以太网接口，其余至少一路同步时钟信号发送至以太网。2、 根据权利要求1所述的装置，其特征在于，所述从以太网物理层提取的 两路时钟信号分别为基于正EE1588协议提取的时钟信号和基于以太码流时钟 恢复方法提取的时钟信号。3、 根据权利要求2所述的装置，其特征在于，所述以太网接口包括第一时 钟提取模块和第二时钟提取模块；其中，所述第一时钟提取模块，用于将基于IEEE1588协议提取的时钟信号发送 至所述锁相环单元；将从所述时钟生成单元接收的时钟信号分为两路， 一路作 为第 一时钟提取^莫块自身的工作时钟信号，另 一路被发送至以太网；所述第二时钟提取模块，用于将基于以太码流时钟恢复方法提取的时钟信 号发送至所述锁相环单元；将从所述时钟生成单元接收的时钟信号分为两路， 一路作为第二时钟提取才莫块自身的工作时钟信号，另 一路^皮发送至以太网。4、 根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控制电路、微处理器、数模转换器和压控振荡器；其中，所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信 号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自压 控振荡器的本地时钟信号，将检测结果发送至微处理器；将经过检测的本地时 钟信号发送至所述时钟生成单元；根据选择控制信号，从来自所述以太网接口 的两路时钟信号中选择一路与本地时钟信号进行鉴相，将鉴相结果发送至微处 理器；所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处 理，并将处理结果发送至数模转换器；向逻辑控制电路发送检测控制信号和选 择控制信号；接收逻辑控制电路对各时钟信号的检测结果；所述数模转换模块，用于将来自微处理器的处理结果由数字量转换为模拟 量，并将转换结果作为电压值发送至压控振荡器；所述压控振荡器，用于根据来自数模转换器的电压值，将本地时钟信号频 率调整为逻辑控制电^所选时钟信号的频率后，将本地时钟信号发送至逻辑控 制电路。5、根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控 制电路、微处理器、数模转换器和压控振荡器；其中，所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信 号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自压 控振荡器的本地时钟信号，将^r测结果发送至;f殷处理器；才艮据选择控制卩言号， 从来自所述以太网接口的两路时钟信号中选择一路与本地时钟信号进行鉴相， 将鉴相结果发送至微处理器；所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处 理，并将处理结果发送至数模转换器；向逻辑控制电路发送检测控制信号和选 择控制信号；接收逻辑控制电路对各时钟信号的检测结果；所述数模转换模块，用于将来自微处理器的处理结果由数字量转换为模拟 量，并将转换结果作为电压值发送至压控振荡器；所述压控振荡器，用于根据来自数模转换器的电压值，将本地时钟信号频 率调整为逻辑控制电路所选时钟信号的频率后，分为两路， 一路^C^送至逻辑 控制电路进行检测，另 一路直接被发送至所述时钟生成单元。6、 根据权利要求1所述的装置，其特征在于，所述锁相环单元包括逻辑控 制电路、微处理器和直接数字频率合成器；其中，所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信 号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自直 接数字频率合成器的本地时钟信号，将检测结果发送至微处理器；将经过检测 的本地时钟信号发送至所述时钟生成单元；根据选择控制信号，从来自所述以 太网接口的两路时钟信号中选择一路与本地时钟信号进行鉴相，将養相结果发 送至微处理器；所述纟敞处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处 理，并将处理结果作为相位值发送至直接数字频率合成器；向逻辑控制电路发 送检测控制信号和选择控制信号；接收逻辑控制电路对各时钟信号的检测结果；所述直接数字频率合成器，用于根据来自微处理器的相位值，将本地时钟 信号频率调整为逻辑控制电路所选时钟信号的频率后，发送至逻辑控制电路。7、 才艮据权利要求1所述的装置，其特征在于，所迷锁相环单元包括逻辑控 制电路、微处理器和直接数字频率合成器；其中，所述逻辑控制电路，用于接收微处理器发送的检测控制信号和选择控制信 号；根据检测控制信号检测来自所述以太网接口的两路时钟信号，检测来自直 接数字频率合成器的本地时钟信号，将检测结果发送至微处理器；根据选择控 制信号，从来自所述以太网接口的两路时钟信号中选择一路与本地时钟信号进 行鉴相，将鉴相结果发送至微处理器；所述微处理器，用于对来自逻辑控制电路的鉴相结果进行环路低通滤波处 理，并将处理结果作为相位值发送至直接数字频率合成器；向逻辑控制电路发 送检测控制信号和选择控制信号；接收逻辑控制电路对各时钟信号的检测结果；所述直接数字频率合成器，用于根据来自微处理器的相位值，将本地时钟信号频率调整为逻辑控制电路所选时钟信号的频率后，分为两路， 一路被发送 至逻辑控制电路进行检测，另 一路直接被发送至所述时钟生成单元。8、 根据权利要求4、 5、 6或7所述的装置，其特征在于，所述选择控制信 号为所述微处理器根据预设的选择策略生成的控制信号。9、 根据权利要求4或6所述的装置，其特征在于，所述逻辑控制电路包括 时钟选择检测器、秒脉...

【专利技术属性】
技术研发人员：何宇东，
申请(专利权)人：大唐移动通信设备有限公司，
类型：发明
国别省市：11[中国|北京]