一种基于FPGA可编程的DDR连接装置制造方法及图纸

本技术公开了一种基于FPGA可编程的DDR连接装置，包括：针对目标DDR的控制器DDRC、DFI接口、数字逻辑单元sdram_phy、改进型模拟电路单元phy_io；通过将phy中的数字逻辑单元sdram_phy和改进型模拟电路单元phy_io进行分离，将改进型模拟电路单元phy_io用FPGA通用逻辑器件搭建，实现模拟单元部分的软核设计。利用对软核设计的改进，使得采用的硬核DDRC和软核phy的架构更加灵活，提高了系统的灵活性的同时也使得与FPGA中的可编程逻辑的兼容性更强。

【技术实现步骤摘要】

本技术属于fpga设计领域，具体涉及一种基于fpga可编程的ddr连接装置。

技术介绍

1、随着高性能嵌入式系统的不断发展，ddr(double data rate，双倍速率同步动态随机存储器)的应用越来越常见。双倍速率同步动态随机存储器ddr在fpga(fieldprogrammable gate array，现场可编程逻辑门阵列)设计中的应用也越来越多。

2、但传统的连接ddr和ddr控制器的连接装置采用硬核设计，缺乏灵活性、移植性差，且与fpga中的可编程逻辑的兼容性较差。

技术实现思路

1、为了解决现有技术中存在的上述问题，本技术提供了一种基于fpga可编程的ddr连接装置。本技术要解决的技术问题通过以下技术方案实现：

2、一种基于fpga可编程的ddr连接装置，包括：

3、针对目标ddr的控制器ddrc、dfi接口、数字逻辑单元sdram_phy、改进型模拟电路单元phy_io；其中，

4、所述针对目标ddr的控制器ddrc通过所述dfi接口与所述数字本文档来自技高网...

【技术保护点】

1.一种基于FPGA可编程的DDR连接装置，其特征在于，包括：

2.根据权利要求1所述的一种基于FPGA可编程的DDR连接装置，其特征在于，所述数字逻辑单元sdram_phy，包括：

3.根据权利要求2所述的一种基于FPGA可编程的DDR连接装置，其特征在于，所述数字逻辑单元sdram_phy还用于控制所述目标DDR的正常启用；调整读写信号和采样信号，控制读写数据通路的正常工作。

4.根据权利要求3所述的一种基于FPGA可编程的DDR连接装置，其特征在于，所述clock模块包括pll电路、dll电路和分频电路；其中，

5.根据权利要求4所述...

【技术特征摘要】

1.一种基于fpga可编程的ddr连接装置，其特征在于，包括：

2.根据权利要求1所述的一种基于fpga可编程的ddr连接装置，其特征在于，所述数字逻辑单元sdram_phy，包括：

3.根据权利要求2所述的一种基于fpga可编程的ddr连接装置，其特征在于，所述数字逻辑单元sdram_phy还用于控制所述目标ddr的正常启用；调整读写信号和采样信号，控制读写数据通路的正常工作。

4.根据权利要求3所述的一种基于fpga可编程的ddr连接装置，其特征在于，所述clock模块包括pll电路、dll电路和分...

【专利技术属性】
技术研发人员：罗长兴，白明明，贾弘翊，韦嶔，张红荣，
申请(专利权)人：济南智多晶微电子有限公司，
类型：新型
国别省市：