【技术实现步骤摘要】
本公开涉及显示，尤其涉及一种像素驱动电路及其驱动方法、显示面板、显示装置。
技术介绍
1、显示面板包括多个呈阵列排布的子像素，通过多个子像素的配合使显示面板显示图像。显示面板显示图像过程中容易出现残像，影响使用体验。
技术实现思路
1、本公开的实施例提供一种像素驱动电路及其驱动方法、显示面板、显示装置，改善了残像问题。
2、为达到上述目的，本公开的实施例采用如下技术方案：
3、一方面，提供了一种像素驱动电路，包括：
4、驱动电路，与第一节点、第二节点以及第三节点电连接，所述第二节点与第一电压端电连接，所述第三节点与发光器件的第一极电连接；所述驱动电路被配置为，根据所述第一节点的信号，在所述第二节点和所述第三节点之间形成驱动电流；
5、纠偏电路，与第三电压端、第四控制端、所述第一节点以及所述第二节点电连接，或与所述第三电压端、所述第四控制端、所述第一节点以及所述第三节点电连接；所述纠偏电路被配置为，在所述第四控制端的信号控制下，根据所述第一节点的信号，在第所述三节点写入第一纠偏信号，在所述第二节点写入第二纠偏信号，所述第一纠偏信号和所述第二纠偏信号均包括所述第一节点的数据信号。
6、在一些实施方式中，所述纠偏电路包括：
7、开关电路，与所述第三电压端、所述第四控制端以及第四节点电连接；所述开关电路被配置为，在所述第四控制端的信号控制下，将所述第三电压端和所述第四节点之间导通或断开；
8、调节电路，与所
9、在一些实施方式中，所述调节电路包括第九晶体管，所述第九晶体管的控制极与所述第一节点电连接，所述第九晶体管的第一极与所述第四节点电连接，所述第九晶体管的第二极与所述第二节点或所述第三节点电连接。
10、在一些实施方式中，所述第九晶体管为n型晶体管，所述第九晶体管的第二极与所述第三节点电连接。
11、在一些实施方式中，所述第九晶体管为p型晶体管，所述第九晶体管的第二极与所述第二节点电连接。
12、在一些实施方式中，所述第四控制端与所述第三电压端电连接。
13、在一些实施方式中，所述开关电路包括第八晶体管，所述第八晶体管的控制极与所述第四控制端电连接，所述第八晶体管的第一极与所述第三电压端电连接，所述第八晶体管的第二极与所述第四节点电连接。
14、在一些实施方式中，所述驱动电路包括驱动晶体管，所述驱动晶体管的栅极与所述第一节点电连接，所述驱动晶体管的第一极与所述第二节点电连接，所述驱动晶体管的第二极与所述第三节点电连接。
15、在一些实施方式中，还包括存储电路，所述存储电路与所述第一节点电连接；所述存储电路被配置为，存储所述第一节点的信号。
16、在一些实施方式中，所述存储电路包括存储电容，所述存储电容的第一极板与所述第一节点电连接，所述电容的第二极板与所述第一电压端电连接。
17、在一些实施方式中，还包括：
18、第一发光控制电路，与所述第一电压端、所述第二节点、第一发光控制端电连接；所述第一发光控制电路被配置为，在所述第一发光控制端的信号控制下，将所述第一电压端和所述第二节点导通或断开；
19、第二发光控制电路，与所述第三节点、所述发光器件的第一极、第二发光控制端电连接；所述第二发光控制电路被配置为，在所述第二发光控制端的信号控制下，将所述第三节点和所述发光器件的第一极导通或断开。
20、在一些实施方式中，所述纠偏电路与所述第二节点电连接时，所述第一发光控制端与所述第三电压端和/或所述第四控制端电连接；
21、所述纠偏电路与所述第三节点电连接时，所述第二发光控制端与所述第三电压端和/或所述第四控制端电连接。
22、在一些实施方式中，所述第一发光控制电路包括第五晶体管，所述第五晶体管的栅极与所述第一发光控制端电连接，所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述第二节点电连接；
23、所述第二发光控制电路包括第六晶体管，所述第六晶体管的栅极与所述第二发光控制端电连接，所述第六晶体管的第一极与所述第三节点电连接，所述第六晶体管的第二极与所述发光器件的第一极电连接。
24、在一些实施方式中，还包括补偿电路，所述补偿电路与所述第三节点、所述第一节点以及第二控制端电连接；所述补偿电路被配置为，在所述第二控制端的信号控制下，将所述第三节点的信号写入所述第一节点。
25、在一些实施方式中，还包括数据写入电路，所述数据写入电路与数据信号端、第三控制端以及第二节点电连接；所述数据写入电路被配置为，在所述第三控制端的信号控制下，将所述数据信号端的数据信号写入所述第二节点。
26、在一些实施方式中，还包括第一复位电路，所述第一复位电路与复位信号端、第一控制端以及所述第一节点电连接；所述第一复位电路被配置为，在所述第一控制端的信号控制下，将所述复位信号端的复位信号写入所述第一节点。
27、在一些实施方式中，还包括第二复位电路，所述第二复位电路与复位信号端、第五控制端以及所述发光器件的第一极电连接；所述第二复位电路被配置为，在所述第五控制端的信号控制下，将所述复位信号端的复位信号写入所述发光器件的第一极。另一方面，提供了一种显示面板，包括：
28、衬底；
29、多个子像素，设置在所述衬底的一侧，所述子像素包括如权利要求1至15中任一项所述的像素驱动电路。
30、又一方面，提供了一种显示装置，包括所述的显示面板。
31、再一方面，提供了一种像素驱动电路的驱动方法，发光器件的一个发光周期包括发光阶段以及位于所述发光阶段之后的非发光阶段，所述非发光阶段包括重置阶段和纠偏阶段，
32、在所述重置阶段，向第一发光控制端发送第一使能信号，导通第二节点和第一电压端，以使所述第二节点写入所述第一电压端的第一电压信号；
33、在所述纠偏阶段，向第四控制端发送纠偏控制信号，向第三电压端发送第三电压信号，以使纠偏电路在所述第二节点写入包含所述第一节点信号的第一纠偏信号；
34、或者，
35、在所述重置阶段，向第二发光控制端发送第二使能信号，导通第三节点和第二电压端，以使所述第三节点写入所述第二电压端的第二电压信号；
36、在所述纠偏阶段，向第四控制端发送纠偏控制信号，向第三电压端发送第四电压信号，以使纠偏电路在所述第三节点写入包含所述第一节点信号的第二纠偏信号。
37、本公开实施例提供的像素驱动电路及其驱动方法、显示面板、显示装置，在像素驱动电路的数据写入阶段，来自数据线的数据信号被本文档来自技高网...
【技术保护点】
1.一种像素驱动电路，其特征在于，包括：
2.根据权利要求1所述的像素驱动电路，其特征在于，所述纠偏电路包括：
3.根据权利要求2所述的像素驱动电路，其特征在于，所述调节电路包括第九晶体管，所述第九晶体管的控制极与所述第一节点电连接，所述第九晶体管的第一极与所述第四节点电连接，所述第九晶体管的第二极与所述第二节点或所述第三节点电连接。
4.根据权利要求3所述的像素驱动电路，其特征在于，所述第九晶体管为N型晶体管，所述第九晶体管的第二极与所述第三节点电连接。
5.根据权利要求3所述的像素驱动电路，其特征在于，所述第九晶体管为P型晶体管，所述第九晶体管的第二极与所述第二节点电连接。
6.根据权利要求2所述的像素驱动电路，其特征在于，所述第四控制端与所述第三电压端电连接。
7.根据权利要求2所述的像素驱动电路，其特征在于，所述开关电路包括第八晶体管，所述第八晶体管的控制极与所述第四控制端电连接，所述第八晶体管的第一极与所述第三电压端电连接，所述第八晶体管的第二极与所述第四节点电连接。
8.根据权利要求1
9.根据权利要求1至8中任一项所述的像素驱动电路，其特征在于，还包括存储电路，所述存储电路与所述第一节点电连接；所述存储电路被配置为，存储所述第一节点的信号。
10.根据权利要求9所述的像素驱动电路，其特征在于，所述存储电路包括存储电容，所述存储电容的第一极板与所述第一节点电连接，所述电容的第二极板与所述第一电压端电连接。
11.根据权利要求1至8中任一项所述的像素驱动电路，其特征在于，还包括：
12.根据权利要求11所述的像素驱动电路，其特征在于，所述纠偏电路与所述第二节点电连接时，所述第一发光控制端与所述第三电压端和/或所述第四控制端电连接；
13.根据权利要求11所述的像素驱动电路，其特征在于，所述第一发光控制电路包括第五晶体管，所述第五晶体管的栅极与所述第一发光控制端电连接，所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述第二节点电连接；
14.根据权利要求1至8中任一项所述的像素驱动电路，其特征在于，还包括补偿电路，所述补偿电路与所述第三节点、所述第一节点以及第二控制端电连接；所述补偿电路被配置为，在所述第二控制端的信号控制下，将所述第三节点的信号写入所述第一节点。
15.根据权利要求1至8中任一项所述的像素驱动电路，其特征在于，还包括数据写入电路，所述数据写入电路与数据信号端、第三控制端以及第二节点电连接；所述数据写入电路被配置为，在所述第三控制端的信号控制下，将所述数据信号端的数据信号写入所述第二节点。
16.根据权利要求1至8中任一项所述的像素驱动电路，其特征在于，还包括第一复位电路，所述第一复位电路与复位信号端、第一控制端以及所述第一节点电连接；所述第一复位电路被配置为，在所述第一控制端的信号控制下，将所述复位信号端的复位信号写入所述第一节点。
17.根据权利要求1至8中任一项所述的像素驱动电路，其特征在于，还包括第二复位电路，所述第二复位电路与复位信号端、第五控制端以及所述发光器件的第一极电连接；所述第二复位电路被配置为，在所述第五控制端的信号控制下，将所述复位信号端的复位信号写入所述发光器件的第一极。
18.一种显示面板，其特征在于，包括：
19.一种显示装置，其特征在于，包括如权利要求18所述的显示面板。
20.一种像素驱动电路的驱动方法，其特征在于，发光器件的一个发光周期包括发光阶段以及位于所述发光阶段之后的非发光阶段，所述非发光阶段包括重置阶段和纠偏阶段，
...【技术特征摘要】
1.一种像素驱动电路，其特征在于，包括：
2.根据权利要求1所述的像素驱动电路，其特征在于，所述纠偏电路包括：
3.根据权利要求2所述的像素驱动电路，其特征在于，所述调节电路包括第九晶体管，所述第九晶体管的控制极与所述第一节点电连接，所述第九晶体管的第一极与所述第四节点电连接，所述第九晶体管的第二极与所述第二节点或所述第三节点电连接。
4.根据权利要求3所述的像素驱动电路，其特征在于，所述第九晶体管为n型晶体管，所述第九晶体管的第二极与所述第三节点电连接。
5.根据权利要求3所述的像素驱动电路，其特征在于，所述第九晶体管为p型晶体管，所述第九晶体管的第二极与所述第二节点电连接。
6.根据权利要求2所述的像素驱动电路，其特征在于，所述第四控制端与所述第三电压端电连接。
7.根据权利要求2所述的像素驱动电路，其特征在于，所述开关电路包括第八晶体管，所述第八晶体管的控制极与所述第四控制端电连接，所述第八晶体管的第一极与所述第三电压端电连接，所述第八晶体管的第二极与所述第四节点电连接。
8.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动电路包括驱动晶体管，所述驱动晶体管的栅极与所述第一节点电连接，所述驱动晶体管的第一极与所述第二节点电连接，所述驱动晶体管的第二极与所述第三节点电连接。
9.根据权利要求1至8中任一项所述的像素驱动电路，其特征在于，还包括存储电路，所述存储电路与所述第一节点电连接；所述存储电路被配置为，存储所述第一节点的信号。
10.根据权利要求9所述的像素驱动电路，其特征在于，所述存储电路包括存储电容，所述存储电容的第一极板与所述第一节点电连接，所述电容的第二极板与所述第一电压端电连接。
11.根据权利要求1至8中任一项所述的像素驱动电路，其特征在于，还包括：
12.根据权利要求11所述的像素驱动电路，其特征在于，...
【专利技术属性】
技术研发人员：陈腾，史大为，王文涛，辛宗溪，赵天龙，蒋发明，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。