一种像素探测器制造技术

技术编号:43062495 阅读:21 留言:0更新日期:2024-10-22 14:41
本申请涉及一种像素探测器。所述像素探测器包含感光像素芯片和读出像素芯片,其中:所述感光像素芯片的局部感光像素阵列与所述读出像素芯片的读出像素阵列的行列数相同,所述局部感光像素阵列的像素尺寸大于所述读出像素阵列的像素尺寸;所述感光像素芯片和所述读出像素芯片通过一层RDL重布线层实现像素阵列的映射。采用本方法可以显著缩小多块像素探测器拼接时的探测死区。

【技术实现步骤摘要】

本申请涉及像素探测器领域,特别是涉及一种像素探测器。


技术介绍

1、像素探测器是指一种能够测量粒子物能、位置和其他特征的探测器。像素探测器通常由大量的同构像素组成,每个像素能够测量入射粒子的位置、能量、电荷等信息,同时在探测器内部产生电荷与电压信号。这些信号通过前置放大器、数据转换器和数字处理器等电路进行采集、放大、转换和分析,最终形成完整的粒子图像或能谱图。

2、像素探测器通常由感光像素芯片和读出像素芯片构成,感光像素芯片和读出像素芯片通过倒装焊技术实现点阵封装。其中,感光像素芯片通常主要包括感光像素阵列,用于接收光信号并将其转换为电信号;读出像素芯片通常主要包括读出像素阵列、外围电路和io引脚,用于将感光像素中的电压信号转换为数字信号,并进行信号处理。通过感光像素和读出像素的结合,像素探测器可以将光信号转换为数字图像,进而进行图像处理和分析。

3、现有技术中,感光像素和读出像素一一对应,形状大小基本相等。而如图1所示,由于读出像素芯片上除了读出像素阵列外,还包含外围电路和io引脚,而感光像素芯片上没有对应外围电路和io引脚所在区本文档来自技高网...

【技术保护点】

1.一种像素探测器,其特征在于,所述像素探测器包含感光像素芯片和至少一个读出像素芯片,每个所述读出像素芯片对应所述感光像素芯片的局部感光像素阵列,所有读出像素芯片的读出像素总数与所述感光像素芯片的感光像素个数相等,其中:

2.根据权利要求1所述的像素探测器,其特征在于,所述感光像素与所述读出像素的像素形状均为矩形;

3.根据权利要求2所述的像素探测器,其特征在于,所述读出像素芯片的外围电路区和/或IO引脚区,布设于所述读出像素阵列的目标边沿侧,其中,所述读出像素阵列在所述目标边沿侧的尺寸,小于所述局部感光像素阵列在所述目标边沿侧的尺寸。

4.根据权利要...

【技术特征摘要】

1.一种像素探测器,其特征在于,所述像素探测器包含感光像素芯片和至少一个读出像素芯片,每个所述读出像素芯片对应所述感光像素芯片的局部感光像素阵列,所有读出像素芯片的读出像素总数与所述感光像素芯片的感光像素个数相等,其中:

2.根据权利要求1所述的像素探测器,其特征在于,所述感光像素与所述读出像素的像素形状均为矩形;

3.根据权利要求2所述的像素探测器,其特征在于,所述读出像素芯片的外围电路区和/或io引脚区,布设于所述读出像素阵列的目标边沿侧,其中,所述读出像素阵列在所述目标边沿侧的尺寸,小于所述局部感光像素阵列在所述目标边沿侧的尺寸。

4.根据权利要求1所述的像素探测器,其特征在于,所述读出像素芯片的外围电路区分布式均匀布设于所述读出像素阵列区的四个边沿,所述外围电路区包围所述读出像素阵列区,所述io引脚区分布式均匀布设于所述外围...

【专利技术属性】
技术研发人员:周鸣昊钟华强
申请(专利权)人:无锡鉴微华芯科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1