高速浮点规格化运算器制造技术

本发明专利技术公开了一种高速浮点规格化运算器，用于解决现有的规格化运算器运算速度低的技术问题，其技术方案是在所述前导零检测部件增加初等或阵列，所述移位器包括第一移位器和第二移位器，初等或阵列产生第一阶段移位信号；第一移位器根据第一阶段移位信号，对未规格化数进行移位；在第一移位器执行完后，将第一移位器的结果和第二阶段移位信号输入第二移位器，执行移位操作。由于在前导零检测部件中增加了初等或阵列，快速生成了部分移位信号，尽快地启动了移位器的执行。同时，分区前导零检测部件和低位前导零信号生成器生成其他的移位信号，使移位器继续执行移位操作。从而最大化了前导零检测和移位操作的并行执行，提高了浮点规格化操作的速度。

【技术实现步骤摘要】

本专利技术涉及一种浮点运算器，特别涉及高速浮点规格化运算器。
技术介绍
浮点运算是处理器的一项重要功能，一个处理器的浮点运算能力常常是衡量一个 处理器性能的重要指标。浮点运算普遍遵循IEEE754标准，该标准中浮点格式是一种规格 化的表示方式，即浮点尾数的最高位为1。对浮点数进行规格化操作是浮点运算必有的操 作，常常用于浮点操作前，称为预规格化，或者浮点运算结束之后，称为后规格化或者规格 化。浮点数的规格化运算器常常处于各个浮点算术运算的关键路径上，对浮点运算性能有 着重要的作用。 参照图6。 文献1 "An algorithmic and novel design of a leading zero detector circuit -comparison with logic synthesis, Vojin G. 0klobdzija， IEEE Transaction on Very Large Scalelntegration(VLSI)Systems, Vol. 2， No. 1,1993， pp. 124-128"公开了一种基于前导零检测的规格化运算器，包括前导零检测本文档来自技高网...

【技术保护点】
一种高速浮点规格化运算器，包括前导零检测部件和移位器，其特征在于：所述前导零检测部件包括初等或阵列、分区前导零检测部件、低位前导零信号生成器和高位前导零信号生成器；分区前导零检测部件对未规格化数的不同区域进行前导零检测；初等或阵列对未规格化数的不同区域进行逻辑或操作，产生第一阶段移位信号；所述移位器包括第一移位器和第二移位器，第一移位器根据第一阶段移位信号，对未规格化数进行移位；低位前导零信号生成器根据分区前导零检测部件的结果和初等或阵列的结果生成第二阶段移位信号；在第一移位器执行完后，将第一移位器的结果和第二阶段移位信号输入第二移位器，执行移位操作；第二移位器的结果就是规格化结果；同时，高位...

【技术特征摘要】

【专利技术属性】
技术研发人员：高德远，姚涛，樊晓桠，张盛兵，王党辉，魏廷存，黄小平，张萌，郑然，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：87[中国|西安]