【技术实现步骤摘要】
本专利技术涉及串行解串器设计,具体涉及一种串行解串器及网络设备。
技术介绍
1、串行解串器(serializer/deserializer,serdes)能够将多路低速并行数据流合并为一路高速串行数据流进行传输,然后在接收端再将串行数据流解码恢复为并行数据流,以便在通信系统中高效准确地传输数据。
2、serdes包括物理编码子层(physical coding sublayer,pcs)和物理媒介附加层(physical medium attachment,pma)两部分,pcs负责数据的编码和解码,将并行数据转换为适合串行传输的格式,并在接收端执行相反的操作。pma负责将pcs提供的编码数据转换为物理信号,以适应特定的物理传输媒介(如铜缆或光纤等),并在接收端执行相反的操作(物理信号转换为数字信号)。
3、目前,一般基于专用集成电路(application specific integrated circuit,asic)设计serdes,基于asic设计serdes的pcs一般根据协议要求进行专项设计,比如以
...【技术保护点】
1.一种串行解串器,其特征在于,所述串行解串器基于现场可编程逻辑门阵列形成,所述串行解串器包括先进先出队列模块、物理编码子层模块和物理媒介附加层模块;
2.根据权利要求1所述的串行解串器,其特征在于,所述物理媒介附加层模块包括数据通道和初始化单元;
3.根据权利要求2所述的串行解串器,其特征在于,所述串行解串器还包括旁路通道,所述旁路通道的一端连接所述物理媒介附加层模块,另一端连接所述先进先出队列模块;
4.根据权利要求3所述的串行解串器,其特征在于,所述旁路通道包括第二状态配置机,所述第二状态配置机用于使所述编码单元、所述数据通道
...【技术特征摘要】
1.一种串行解串器,其特征在于,所述串行解串器基于现场可编程逻辑门阵列形成,所述串行解串器包括先进先出队列模块、物理编码子层模块和物理媒介附加层模块;
2.根据权利要求1所述的串行解串器,其特征在于,所述物理媒介附加层模块包括数据通道和初始化单元;
3.根据权利要求2所述的串行解串器,其特征在于,所述串行解串器还包括旁路通道,所述旁路通道的一端连接所述物理媒介附加层模块,另一端连接所述先进先出队列模块;
4.根据权利要求3所述的串行解串器,其特征在于,所述旁路通道包括第二状态配置机,所述第二状态配置机用于使所述编码单元、所述数据通道和所述先进先出队列模块处于旁路模式,以将所述第一数据传输至所述先进先出队列模块或将所述第二数据传输至所述数据通道。
5.根据权利要求2至4中任一项所述的串行解串器,其特征在于,所述编码单元、所述数据通道和所述先进先出队列模块的数量为多个,多个所述编码单元和多个所述数据通道一一对应,多个所述编码单元和多个所述先进先出队列模块一一对应。
6.根据权利要求5所述的...
【专利技术属性】
技术研发人员:请求不公布姓名,
申请(专利权)人:苏州异格技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。