不同种类处理单元中对绑定和迁移硬件设备的芯片组支持制造技术

不同种类处理单元中对绑定和迁移硬件设备的芯片组支持，用于提供由处理器访问硬件设备而不造成与包括在计算机系统中的其他处理器冲突的方法，包括从第一处理器接收第一地址映射表和从第二处理器接收第二地址映射表，每个地址映射表包括处理器配置访问的一组硬件设备的存储器映射的输入／输出（Ｉ／Ｏ）窗孔。方法进一步包括将第一地址映射表和第二地址映射表组合产生全局地址映射表，从第一处理器接收第一访问请求和基于包括在全局地址映射表中的地址映射将第一访问请求路由给硬件设备。有利地，包括在多处理器系统中的不同种类的处理器能访问包括在计算机系统中的任何硬件设备，而不修改处理器、由每个处理器执行的一个或多个操作系统或硬件设备。

【技术实现步骤摘要】

本专利技术一般地涉及计算机架构领域，且更特别地涉及在不同种类处理单元中对绑定和迁移硬件设备的芯片组支持。
技术介绍
如所公知的，执行操作系统(OS)的中央处理单元(CPU)在进行输入/输出(I/O)操作时能访问系统存储器和/或一个或多个硬件设备。1/0操作可以通过包括存储器桥(例如"北桥"芯片)和/或I/O桥(例如"南桥"芯片)的一个或多个桥路由至CPU和从CPU发送。其中，一个或多个硬件设备可以包括存储器模块、计算机显示器、硬盘驱动器和CD-ROM驱动器、通用串行总线(USB)控制器、PCI高速(PCIe)控制器。硬件设备可以是集成的硬件设备或外围硬件设备。 常规计算机架构的一个问题是，他们基于计算机系统中只包括单一CPU这一潜在的假设设计。因此，当用常规架构方案实施多处理器系统时，由于每个CPU相信该CPU能全部和排他地访问所有的硬件设备，因此当一个CPU试图访问硬件设备时可能产生冲突。 常规架构的另一问题是，芯片组、硬件设备控制器和基础的硬件设备典型地不是设计为在多处理器计算机系统中使用。再次，当两个处理器试图同时或不同时访问相同硬件设备时，可能发生冲突和/或系统崩溃。 —些现有技术的计算机架构试图通过允许两个CPU在计算机系统中共存来克服这些缺陷。但是，在这些现有技术的计算机架构中，每个CPU必须知道在计算机系统中的任何其他CPU且必须特别地配置以运行在多处理器系统中。另外，在许多现有技术的多CPU系统中，多个处理器是同种类的，意味着他们大致相同和/或来自相同的厂商。 因此，本领域中仍然需要允许多个不同种类的处理单元访问相同系统中的多个硬件设备的改善的技术。
技术实现思路
本专利技术的实施例提供了用于提供由处理器访问包括在计算机系统中的硬件设备而不造成与包括在该计算机系统中的其他处理器冲突的系统和方法。该方法包括从该第一处理器接收第一地址映射表，该第一地址映射表包括该第一处理器配置为访问的第一组硬件设备的存储器映射的输入/输出(I/O)窗孔，和从第二处理器接收第二地址映射表，该第二地址映射表包括该第二处理器配置为访问的第二组硬件设备的存储器映射的I/O窗孔。该方法进一步包括通过将该第一地址映射表和该第二地址映射表组合产生全局地址映射表，从该第一处理器接收第一访问请求，和基于包括在该全局地址映射表中的地址映射将该第一访问请求路由给与该第一访问请求相关的硬件设备。 本专利技术的其他实施例包括存储当由处理器执行时将计算机系统配置为实施上面方法的一个或多个改变的指令的计算机可读介质，以及配置为实施上面方法的一个或多个改变的设备控制器。 公开的方法的一个优点是，包括在多处理器系统中的不同种类的处理器能访问包 括在芯片组中的任何集成的硬件设备或接附于外部总线(例如PCI、PCIe等)的任何外围 硬件设备，而不用修改处理器、操作系统或硬件设备。附图说明 为了详细地理解本专利技术的上述特征，对于以上简要说明的本专利技术，将参照实施例进行更为具体的描述，其中对一些实施例在附图中进行了图示。然而，需要注意的是，附图 只是图示本专利技术的代表性实施例，因此不能认为附图限制了本专利技术的范围，本专利技术可以允 许其他同样有效的实施例。 图1A-1D是根据本专利技术各种实施例的配置为在不同种类处理单元中绑定和迁移 硬件设备的计算机系统的概念图； 图2是根据本专利技术一个实施例的产生全局地址映射表的方法步骤流程图； 图3是根据本专利技术一个实施例的图示全局地址映射表的概念图； 图4是根据本专利技术一个实施例的图示全局配置空间映射表的概念图； 图5是根据本专利技术一个实施例的将访问请求从处理器路由至硬件设备的方法步 图6是根据本专利技术一个实施例的将返回事务从硬件设备路由至处理器的方法步具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然 而，对于本领域技术人员来说显而易见的是，本专利技术可以无需一个或多个这些具体的细节 而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，公知的特征未进行描述。 图1A是根据本专利技术一个实施例的配置为在不同种类处理单元中绑定和迁移硬 件设备的计算机系统100的概念图。如图所示，计算机系统100包括处理器102A、处理器 102B、存储器桥104A、存储器桥104B、存储器106A、存储器106B和输入/输出(I/O)管理模 块108。 I/O管理模块108与外围硬件设备112A-112N耦合且包括I/O控制器114和集成 的硬件设备110A-110N。 处理器102A、处理器102B、外围硬件设备112A-112N和集成的硬件设备110A-110N 可以与存储在存储器106A和/或106B中的一个或多个驱动器相关。驱动器是当由处理器 102A和/或处理器102B执行时将程序指令转换成不同类型的机器代码的软件程序。例如， 处理器102A可以执行与处理器102A相关的驱动器以将程序指令转换成对处理器102A是 本地的机器代码。 处理器102A和处理器102B每个可以是配置为执行软件程序以实施计算机系统 100的各种功能的中央处理单元(CPU)。这些软件程序包括执行处理器102A、102B的每个 的一个或多个操作系统。操作系统提供给用户不同的计算环境，该不同的计算环境可以用 于执行与每个计算环境相关的应用程序。例如，由处理器102A执行的第一操作系统可以是Wi 11(1(^3@操作系统，其可以提供用户访问诸如Mi crosof t Off ice的程序，而由处理器102B执行的第二操作系统可以是作为文件传送协议(FTP)服务器的基于UNIX的操作系统。5 处理器102A与存储器桥104A耦合，且处理器102B与存储器桥104B耦合。在一个 实施例中，存储器桥104A、104B每个包括北桥芯片。存储器桥104A与存储器106A耦合，存 储器桥104B与存储器106B耦合。处理器102A通过存储器桥104A可以从存储器106A中 读取数据和向存储器106A中写数据，且处理器102B通过存储器桥104B可以从存储器106B 中读取数据和向存储器106B中写数据。这个数据可以包括软件程序，也可以包括其他类型 的数据。 每个存储器桥104A、 104B与I/O管理模块108耦合。I/O管理模块108允许处理 器102A、处理器102B和由这些处理单元执行的软件程序可访问外围硬件设备112A-112N 和集成的硬件设备110A-110N。在一个实施例中，1/0管理模块108(在本文也称为"芯片 组"10S)包括南桥芯片。外围硬件设备112A-112N可以使用例如诸如通用串行总线(USB) 连接器或火线连接器的连接器与1/0管理模块108耦合。其中，外围设备112A-112N可以 包括键盘、鼠标、打印机、扫描仪、磁盘驱动器、闪存驱动器、磁带驱动器、麦克风、扬声器、计 算机显示器、数字视频摄像机或另一个计算机系统。 集成的硬件设备110A-110N位于存储1/0管理模块108和向计算机系统100提供 各种系统功能的相同的芯片上。其中，集成的硬件设备110A-110N包括实时时钟、高级电源 管理(APM)模块、外围部件接口 (PCI)总线、PCI快速(PCIe)总线、直接存储器访问(DMA) 控制器、中断控制器、基板本文档来自技高网...

【技术保护点】
用于将信号从处理单元路由到包括在计算机系统中的一个或多个设备而不造成与包括在该计算机系统中的其他处理单元冲突的设备控制器，包括：一个或多个硬件设备；和输入／输出（Ｉ／Ｏ）控制器，该输入／输出（Ｉ／Ｏ）控制器配置为：从第一处理器接收第一地址映射表，该第一地址映射表包括该第一处理器配置为访问的第一组硬件设备的存储器映射的Ｉ／Ｏ窗孔；从第二处理器接收第二地址映射表，该第二地址映射表包括该第二处理器配置为访问的第二组硬件设备的存储器映射的Ｉ／Ｏ窗孔；通过将该第一地址映射表和该第二地址映射表组合产生全局地址映射表；从该第一处理器接收第一访问请求；和基于包括在该全局地址映射表中的地址映射将该第一访问请求路由给与该第一访问请求相关的硬件设备。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：迈克尔布赖恩考克斯，布雷德W施麦尔，
申请(专利权)人：辉达公司，
类型：发明
国别省市：US[美国]