降低功率的装置、系统及其方法制造方法及图纸

本公开提供了一种降低功率的装置、系统及其方法。该装置可以包括均耦合到该装置输出的上拉网络和下拉网络。上拉网络包括一个或多个并联耦合的上拉支路，每个上拉支路可具有上拉电容器和上拉模块。下拉网络还可以包括一个或多个并联耦合的下拉支路，每个下拉支路可具有下拉电容器和下拉模块。装置中的电容器的配置可有助于提高功率效率。此外，该装置可被应用于基于神经元模型的人工神经网络。

【技术实现步骤摘要】

本公开涉及用于降低功率的装置、系统和方法及其应用，尤其是在人工神经网络中的应用。

技术介绍

1、现代集成电路(ic)中超大规模集成电路(vlsi)中的功耗很高，导致它们的许多应用昂贵或者甚至不可行。

2、人工神经网络当前用于许多人工智能(ai)应用，诸如自然语言处理、计算机视觉、机器人技术、自动交通工具等。许多这些ai应用的实现涉及诸如vlsiic的电路。由于高计算复杂度，执行这样的ai应用程序也消耗了大量的功率，这使得功耗问题变得更糟。

3、因此，需要对包括但不限于电路(例如ic)、装置和人工神经网络系统进行能量效率改善以及降低功耗。

技术实现思路

1、在本公开的一方面，提供了一种有助于降低功耗并提高功率效率的装置。该装置包括上拉网络和下拉网络，上拉网络和下拉网络二者都耦合到该装置的输出。当该装置处于运行中，上拉网络可以耦合在第一电压与该装置的输出之间，并且下拉网络可以耦合在低于第一电压的第二电压与该装置的输出之间。该上拉网络可以包括一个或多个并联耦合的上拉支路，每个上拉支路具有一端本文档来自技高网...

【技术保护点】

1.一种装置，包括：

2.根据权利要求1所述的装置，其中，

3.根据权利要求2所述的装置，其中，

4.根据权利要求3所述的装置，其中，

5.根据权利要求1至4中任一项所述的装置，其中所述一个或多个上拉支路逐个且对应地耦合到所述一个或多个下拉支路。

6.根据权利要求1至5中任一项所述的装置，其中

7.根据权利要求2至6中任一项所述的装置，其中所述上拉模块是P型模块，并且所述下拉模块是N型模块。

8.根据权利要求7所述的装置，其中所述P型模块包括一个或多个P型金属氧化物半导体(PMOS)晶体管，并且所述N型模...

【技术特征摘要】

1.一种装置，包括：

2.根据权利要求1所述的装置，其中，

3.根据权利要求2所述的装置，其中，

4.根据权利要求3所述的装置，其中，

5.根据权利要求1至4中任一项所述的装置，其中所述一个或多个上拉支路逐个且对应地耦合到所述一个或多个下拉支路。

6.根据权利要求1至5中任一项所述的装置，其中

7.根据权利要求2至6中任一项所述的装置，其中所述上拉模块是p型模块，并且所述下拉模块是n型模块。

8.根据权利要求7所述的装置，其中所述p型模块包括一个或多个p型金属氧化物半导体(pmos)晶体管，并且所述n型模块包括一个或多个n型金属氧化物半导体(nmos)晶体管。

9.根据权利要求5至8中任一项所述的装置，其中一个上拉支路中的上拉模块是pmos晶体管，所述pmos晶体管的源极耦合到所述第一电压，且漏极耦合到所述上拉电容器的另一端，并且对应的一个下拉支路中的下拉模块是nmos晶体管，所述nmos晶体管的源极耦合到所述第二电压，且漏极耦合到所述下拉电容器的另一端，其中所述pmos晶体管和nmos晶体管的公共栅极接收对所述装置的一个输入。

10.根据权利要求5至8中任一项所述的装置，其中一个上拉支路中的上拉模块包括n个并联耦合的pmos晶体管，所述n个并联耦合的pmos晶体管的源极全部耦合到所述第一电压，且漏极耦合到所述上拉电容器的另一端，并且对应的一个下拉支路中的下拉模块包括串联耦合在所述下拉电容器的另一端和所述第二电压之间的n个nmos晶体管，其中n是大于1的整数，并且所述n个pmos晶体管中的每个pmos晶体管和所述n个nmos晶体管中的每个nmos晶体管形成一对，以从所述对的公共栅极接收对所述装置的n个输入中的一个输入。

11.根...

【专利技术属性】
技术研发人员：贾邦田，
申请(专利权)人：贾邦田，
类型：发明
国别省市：