一种集成异质结沟槽栅场效应晶体管制造技术

技术编号:42787885 阅读:30 留言:0更新日期:2024-09-21 00:45
本发明专利技术涉及半导体技术领域,特别是涉及一种集成异质结沟槽栅场效应晶体管,包括自下而上依次层叠设置的n型硅衬底、第一导电类型场截至层和第一导电类型半导体漂移区,导电模块包括由外至内依次设置的第二导电类型电场屏蔽区a、第二导电类型半导体深阱区、第二导电类型电场屏蔽区b和部分的第二类导电材料。本申请在传统沟槽栅MOSFET器件结构的基础上,设置了六边形的沟槽,使器件沟道面积增大从而增大电流密度减小导通电阻,同时“缺口”型结构的设置及P型屏蔽层延缓了栅极的电场强度,提升了器件的可靠性,设置集成了异质结二极管,改善体二极管,显著降低器件的反向恢复电荷和反向开启电压,改善了开关特性,从而降低了总的开关损耗。

【技术实现步骤摘要】

本专利技术涉及半导体,特别是涉及一种集成异质结沟槽栅场效应晶体管


技术介绍

1、沟槽栅场效应晶体管(mosfet)具有电压控制、更低的导通电阻、低栅漏电荷密度、驱动功率低、低开关损耗和高输入阻抗等优点,且封装密度高,是功率器件中典型的核心器件。沟槽栅场效应晶体管因有着在降低导通电阻的基础上,能够减小器件的开关损耗,同时又可以提高其承受反向击穿电压的能力,从而提高器件的可靠性而引起了研究者们的普遍重视。

2、随着沟槽栅场效应晶体管的飞速发展,其低导通电阻、低驱动功率、低导通压降和低开关损耗等优点,使得沟槽栅场效应晶体管越来越受到推崇和关注。虽然基于沟槽栅和p型屏蔽层的应用,电流密度得到增大,耐压得到提升,但如果使用了p型屏蔽层,电流的密度就会相对减小而耐压增大,且器件关断时漂移区中存储的大量非平衡载流子,导致mosfet器件有着较长的关断拖尾现象,增加了器件的开关损耗,限制了mosfet的开关频率和应用范围。mosfet器件在耐压和导通电阻之间的折衷关系进一步限制了mosfet的发展。同时随mosfet应用范围的不断扩展,诸多新的应用对mosf本文档来自技高网...

【技术保护点】

1.一种集成异质结沟槽栅场效应晶体管,其特征在于,包括自下而上依次层叠设置的n型硅衬底(10)、第一导电类型场截至层(9)和第一导电类型半导体漂移区(8),所述第一导电类型半导体漂移区(8)上设有多个依次排列的导电模块,且相邻两个导电模块对称设置,所述导电模块包括由外至内依次设置的第二导电类型电场屏蔽区a(71)、第二导电类型半导体深阱区(5)、第二导电类型电场屏蔽区b(72)和部分的第二类导电材料(6);

2.根据权利要求1所述的一种集成异质结沟槽栅场效应晶体管,其特征在于,所述第一导电类型沟槽多晶硅区(1)上表面设有第一电极(101),所述第一导电类型沟槽多晶硅区(1)的...

【技术特征摘要】

1.一种集成异质结沟槽栅场效应晶体管,其特征在于,包括自下而上依次层叠设置的n型硅衬底(10)、第一导电类型场截至层(9)和第一导电类型半导体漂移区(8),所述第一导电类型半导体漂移区(8)上设有多个依次排列的导电模块,且相邻两个导电模块对称设置,所述导电模块包括由外至内依次设置的第二导电类型电场屏蔽区a(71)、第二导电类型半导体深阱区(5)、第二导电类型电场屏蔽区b(72)和部分的第二类导电材料(6);

2.根据权利要求1所述的一种集成异质结沟槽栅场效应晶体管,其特征在于,所述第一导电类型沟槽多晶硅区(1)上表面设有第一电极(101),所述第一导电类型沟槽多晶硅区(1)的外侧壁上设有第一类绝缘材料栅氧层(11),所述第一导电类型沟槽多晶硅区(1)与第一类绝缘材料栅氧层(11)和第一电极(101)直接接触,且所述第一导电类型沟槽多晶硅区(1)结构为六边形,且底部为缺口型结构。

3.根据权利要求1所述的一种集成异质结...

【专利技术属性】
技术研发人员:汪志刚黄孝兵熊琴余建祖张卓钟驰宇
申请(专利权)人:强华时代成都科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1