存储器内、页面内目录高速缓存一致性配置制造技术

本发明专利技术名称为存储器内、页面内目录高速缓存一致性配置。在实施例中，本方法提供从多个处理器中的处理器接收对要求的高速缓存行的存储器访问请求；通过从存储所要求的高速缓存行的存储器页面带入来从存储单元访问与所要求的高速缓存行相关联的一致性信息，存储器页面还包括具有与所要求的高速缓存行对应的一致性信息的目录行；根据一致性信息读取与所要求的高速缓存行相关联的数据；以及向处理器返回数据。

【技术实现步骤摘要】

本专利技术的实施例涉及一种存储器内、页面内目录高速緩存一致性 配置。
技术介绍
使用多个处理器或多核的处理器作为增加新型计算机系统计算 能力的方法已经变得日益普遍。多处理器以及多核系统共享例如系统 存储器以及存储设备等的系统资源。多个处理器或核经常访问存储器 或存储设备中相同的数据以及试图同时使用该数据。为了实现这点， 多处理器以及多核系统管理对数据的使用以保持数据的一致性。保持 多处理器系统中数据一致性的一个方面是确保各个处理器中高速緩 存的数据是一致的。例如，每个处理器可在写回系统存储器之前获得 对其高速緩存内高速緩存行的所有权。如果另 一个处理器要求将这个 数据写入系统存储器，它必须服从一致性协议要求在它写回之前获得 该高速緩存行的所有权。
技术实现思路
根据本专利技术的一个方面，提供一种一致性协议方法，其包括从 多个处理器中的处理器接收对要求的高速緩存行的存储器访问请求； 通过从存储所述要求的高速緩存行的存储器页面带入来从存储单元 访问与所述要求的高速緩存行相关联的 一致性信息，所述存储器页面 还包括具有与所述要求的高速緩存行对应的一致性信息的目录行；根 据所述一致性信息读取与所述要求的高速緩存行相关联的数据；以及 向所述处理器返回所述数据。7根据本专利技术的另一方面，还提供一种一致性协议装置，包括属 地代理，其用于从多个处理器中的处理器接收对要求的高速緩存行的 存储器访问请求；以及存储控制器，其用于通过从存储所述要求的 高速緩存行的存储器页面带入来从存储单元访问与所述要求的高速 緩存行相关联的一致性信息，所述存储器页面还包括具有与所述要求 的高速緩存行对应的一致性信息的目录行；根据所述一致性信息读取 与所述要求的高速緩存行相关联的数据；以及向所述处理器返回所述 数据。根据本专利技术的又另一方面，还提供一种一致性协议系统，包括 存储单元；与所述存储单元耦合的存储器总线；以及与所述存储器总 线耦合的集线器控制器，所述集线器控制器具有属地代理，其用于 从多个处理器中的处理器接收对要求的高速緩存行的存储器访问请 求；以及存储控制器，其用于通过从存储所述要求的高速緩存行的 存储器页面带入来从所述存储单元访问与所述要求的高速緩存行相 关联的一致性信息，所述存储器页面还包括具有与所述要求的高速緩 存行对应的一致性信息的目录行；根据所述一致性信息读取与所述要 求的高速緩存行相关联的数据；以及向所述处理器返回所述数据。附图说明本专利技术的实施例在附图的图中以举例方式且不被限制的方式来 说明，以及其中相同的标号是指相同的元件，其中 图1示出根据本专利技术实施例的系统。 图2示出根据本专利技术另一个实施例的系统。 图3示出根据本专利技术实施例的方法。 图4示出根据本专利技术实施例的方法。图5示出根据本专利技术实施例的用于插入高速緩存行空洞的装置。 图6示出根据本专利技术另一个实施例的方法。具体实施例方式下面说明的例子只是用作说明的目的，以及决不是意在限定本专利技术的实施例。因此，在详细说明示例的地方，或提供了一个或一个以上示例的地方，应该理解这些示例不能被当成是穷举的，以及不是对本专利技术实施例的限制在所说明以A/或图示的示例。图1是系统的一个实施例的图。系统IOO可是包括个人电脑、大型计算机、手持计算机、消费电子设备(便携式电话、手持游戏设备、机顶盒或类似设备)、网络设备、汽车/航空电子控制器或其他类似设备的任何类型的多处理器或多核系统。系统100可具有任意数量的处理器102A、 102B、 102C，其各具有至少一个与处理器102A、 102B、 102C关联的高速緩存104A、 104B、104C。在一个实施例中，系统100可具有可变数量的处理器102A、102B、 102C,其中处理器的数量可以根据用于不同细分市场的不同系统配置而变化。在另一个实施例中，系统IOO可具有用于任何数量的处理器的插槽或接口 。处理器的数量可通过向系统增加或从系统移出处理器的方式改变。在一个实施例中，处理器102A、 102B、 102C可为带有不同的核以及在不同的衬底上以及在不同的封装中的处理器。在另 一个实施例中，处理器102A、 102B、 102C可含有在单个衬底上的以及单个芯片封装中的或其組合的多个核。为了说明方便，举例说明的系统是多核个人计算机系统。每个处理器102A、 102B、 102C可对应一个或一个以上的高速緩存104A、 104B、 104C。例如，处理器102A、 102B、 102C可具有一级高速緩存以及二级高速緩存。级别最高的高速緩存可被称为终极高速緩存(LLC)。每个处理器102A、 102B、 102C可通过各自总线110、 112与集线器控制器108通讯。集线器控制器108可以是包括存储控制器114的设备或芯片组以管理在处理器102A、 102B、 102C与系统存储器106以及系统100中其他设备(没有显示)之间数据的移动。在一个实施9例中，系统100可以有单个集线器控制器108。在另一个实施例中，可以有多个集线器控制器或者集线器控制器108细分为多个组件。例如，某些个人计算机系统具有两个集线器控制器被称为北桥和南桥。此外，另一个例子，带有多个插接口以及多个存储控制器的系统可具有不同的集线器控制器。在图1的实施例中，集线器控制器108还可包含属地代理(homeagent) 116以及目录高速緩存118，其可与存储控制器114配合操作用于管理处理器102A、 102B、 102C之间的数据一致性。属地代理116可管理存储器的读、写、特殊读以及写、存储器一致性以及排序，以及还可管理用于存储器访问的系统一致性协议。目录高速緩存118可存储对应于存储器106地址的项目。在实施例中，目录高速緩存118的大小可与在存储控制器114中开页的数量相等，以确保每个存储器106的页命中访问也引起目录高速緩存118命中。在图2中系统200示出的另一个实施例中，属地代理116以及目录高速緩存118可与集成存储控制器208A —起位于处理器202管芯上。在这个实施例中，处理器202A、 202B、 202C各还可以包含集成存储控制器208A、 208B、 208C。集成存储控制器208A、 208B、 208C可访问存储器106的专用部分(专用部分没有显示)，每个存储控制器208A、208B、208C使用各自专用的存储器总线112A、 112B、 112C。系统存储器106可以是任何类型的动态随机存取存储器(DRAM )设备或存储器设备组。例如系统存储器106可包括同步DRAM、双数据速率DRAM、静态随机存取存储器(SRAM)，以及类似类型的存储器设备。此外，系统存储器106可被封装为模块，例如SIMM(单列直插式存储模块)或DIMM (双列直插式存储模块)等。系统存储器106可用于存储处理器102A、 102B、 102C所要使用的数据以及程序指令。在实施例中，系统存储器106可根据预先确定的分组来存储数据，以便数据可以使用该分组检索到。例如，数据可存储在存储器106中以便以每次页的方式来检索它。在另一个实施例中，系统存储10器106可以是静态存储器设备、闪存设备或类似的存储器设备例如电可擦可编程只读存储器(EEPROM)、记忆棒或类似设备等。图3示出根本文档来自技高网...

【技术保护点】
一种一致性协议方法，包括：　从多个处理器中的处理器接收对要求的高速缓存行的存储器访问请求；　通过从存储所述要求的高速缓存行的存储器页面带入来从存储单元访问与所述要求的高速缓存行相关联的一致性信息，所述存储器页面还包括具有与所述要 求的高速缓存行对应的一致性信息的目录行；　根据所述一致性信息读取与所述要求的高速缓存行相关联的数据；以及　向所述处理器返回所述数据。

【技术特征摘要】
US 2007-12-31 12/0063261.一种一致性协议方法，包括从多个处理器中的处理器接收对要求的高速缓存行的存储器访问请求；通过从存储所述要求的高速缓存行的存储器页面带入来从存储单元访问与所述要求的高速缓存行相关联的一致性信息，所述存储器页面还包括具有与所述要求的高速缓存行对应的一致性信息的目录行；根据所述一致性信息读取与所述要求的高速缓存行相关联的数据；以及向所述处理器返回所述数据。2. 如权利要求1所述的一致性协议方法，其中所述一致性信息 指出所述多个处理器中无其他处理器具有所述要求的高速緩存行，且 所述读取与所述要求的高速緩存行相关联的数据包括从所述存储器 页面读取所述数据。3. 如权利要求1所述的一致性协议方法，其中所述一致性信息 指出所述多个处理器中一个或一个以上其他处理器可具有所述要求 的高速緩存行，且所述读取与所述要求的高速緩存行相关联的数据包 括从所述存储器页面和从所有者高速緩存其中之一读取所述数据。4. 如权利要求1所述的一致性协议方法，还包括在从所述存储 单元访问与所述要求的高速緩存行相关联的一致性信息之前，确定目 录高速緩存不包括与所述要求的高速緩存行对应的项目。5. 如权利要求4所述的一致性协议方法，还包括向所述多个处 理器中的其他处理器派出择机窥探，所述派出大致上与所述访问一致 性信息并发地执行。6. 如权利要求5所述的一致性协议方法，其中所述读取与所述 要求的高速緩存行相关联的数据至少部分地基于所述择机窺探的结果。7. 如权利要求4所述的一致性协议方法，还包括如果所述目录高速緩存包括与所述要求的高速緩存行对应的项 目，访问所述目录高速緩存内的所述项目，所述项目包括与所述要求 的高速緩存行相关联的 一致性信息；以及如果所述一致性信息指出需要窥探业务，对所有者处理器生成窥 探业务。8. 如权利要求7所述的一致性协议方法，其中所述通过从存储 单元将存储所述要求的高速緩存行的存储器页面带入来从所述存储 单元访问与所述要求的高速緩存行相关联的所述一致性信息，还包括 在所述目录高速緩存分配所述一致性信息。9. 一种一致性协议装置，包括属地代理，其用于从多个处理器中的处理器接收对要求的高速緩 存行的存储器访问请求；以及 存储控制器，其用于通过从存储所述要求的高速緩存行的存储器页面带入来从存 储单元访问与所述要求的高速緩存行相关联的一致性信息，所述 存储器页面还包括具有与所述要求的高速緩存行对应的 一致性信 息的目录行；根据所述一致性信息读取与所述要求的高速緩存行相关联 的数据；以及向所述处理器返回所述数据。10. 如权利要求9所述的一致性协议装置，其中所述一致性信息 指出所述多个处理器中无其他处理器具有所述要求的高速緩存行，并 且所述存储控制器读取与所述要求的高速緩存行相关联的数据包括所述存储控制器vMv所述存储器页面读取所述数据。11. 如权利要求9所述的一致性协议装置，其中所述一致性信息 指出所述多个处理器中一个或一个以上其他处理器可具有所述要求的高速緩存行，并且所述存储控制器读取与所述要求的高速緩存行相 关联的数据包括所述存储控制器从所述存储器页面和从所有者高速 緩存其中之一读取所述数据。12. 如权利要求9所述的一致性协议装置，所述存储控制器还用 于在所述存储控制器从所述存储单元访问与所述要...

【专利技术属性】
技术研发人员：I施泰纳，ZN蔡乔治，S蒂沃里，K程，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]