【技术实现步骤摘要】
本专利技术属于集成电路的，更具体地，涉及一种插入多级时钟门控的集成电路设计功耗优化方法及装置。
技术介绍
1、目前，随着制作工艺的不断进步，电路器件的尺寸越来越小，大规模集成电路的复杂性不断提高。但与此同时，电路中大量的寄存器带来了极高的功率消耗。为了产品更高的性能和稳定性，功耗优化成了必不可缺的环节。
2、在大规模集成电路设计中，所设计的产品长时间高功耗运行会加速器件的老化和磨损，降低系统的可靠性和稳定性，同时也会影响产品的使用寿命和用户体验；而在大规模集成电路设计的过程中，逻辑复杂度的增加、负载容量的增加和布局布线的影响都会导致功耗升高，这其中，寄存器随时钟信号发生的翻转动作消耗了相当一部分功率，无论信号是否经过此寄存器，只要时钟信号连接了寄存器，寄存器内部都会随着时钟信号发生翻转。因此，减少寄存器的无用翻转次数对于降低功耗来说是一个切实有效的方式。
3、中国专利文献cn116978436a公开一种移位寄存器和存储器，其中，所述移位寄存器包括：触发器组，每一触发器组内的一个或多个触发器共用时钟信号；n个触发器...
【技术保护点】
1.一种插入多级时钟门控的集成电路设计功耗优化方法，其特征在于，所述方法包括：
2.根据权利要求1所述的插入多级时钟门控的集成电路设计功耗优化方法，其特征在于，所述S2中，对待分析网表中由相同时钟信号驱动的所述寄存器进行分组，形成若干第一寄存器组，具体包括：
3.根据权利要求1所述的插入多级时钟门控的集成电路设计功耗优化方法，其特征在于，所述S3中，基于触发方式对所述第一寄存器组进行再分组，形成若干第二寄存器组，具体包括：
4.根据权利要求1所述的插入多级时钟门控的集成电路设计功耗优化方法，其特征在于，所述S4中，基于公共使能信号对...
【技术特征摘要】
1.一种插入多级时钟门控的集成电路设计功耗优化方法，其特征在于，所述方法包括：
2.根据权利要求1所述的插入多级时钟门控的集成电路设计功耗优化方法，其特征在于，所述s2中，对待分析网表中由相同时钟信号驱动的所述寄存器进行分组，形成若干第一寄存器组，具体包括：
3.根据权利要求1所述的插入多级时钟门控的集成电路设计功耗优化方法，其特征在于，所述s3中，基于触发方式对所述第一寄存器组进行再分组，形成若干第二寄存器组，具体包括：
4.根据权利要求1所述的插入多级时钟门控的集成电路设计功耗优化方法，其特征在于，所述s4中，基于公共使能信号对所述第二寄存器组进行再分组，形成若干第三寄存器组，具体包括：
5.根据权利要求1所述的插入多级时钟门控的集成电路设计功耗优化方法，其特征在于，所述s5中，所述一级时钟门控器件的插入方式为：其时钟信号端接入驱动第三寄存器组的时钟信号，其使能信号端接入相应的公共使能信号en，其输出端分别与其所驱动的第三寄存器组中各寄存器的时钟信号端相连...
【专利技术属性】
技术研发人员：李扬，刘奎，李倩，
申请(专利权)人：山东启芯软件科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。