移动终端的音频编码解码模组制造技术

为了解决将音频编码解码芯片集成为模组时遇到的电磁干扰和电磁兼容问题，本发明专利技术提供了一种移动终端的音频编码解码模组。通过对管脚的合理排序消除或减少了电磁干扰和电磁兼容问题。本发明专利技术可以广泛应用于移动终端。

【技术实现步骤摘要】

本专利技术属于移动通讯和音频编码解码技术。
技术介绍
现有移动终端的硬件架构多是将各元器件直接连接于主板上，在很多新型的移动终端 中具有的音频编码解码芯片也是直接设置于移动终端的主板上。这种设置方案的弊端在于将音频编码解码芯片连接于主板后需要进行整体测试，如果测试出问题进行修改，需要对 主板进行全面的修改。当移动终端主板上设置多种元器件时(这是普遍存在的情况)，多模 块的反复测试会导致研发周期长，研发成本高。将音频编码解码芯片及相关电路集成为可连接于移动终端主板的模组，研发过程中的 测试可以以模组为单位进行，这就大大节省了研发周期和研发成本，对于模组后续的升级 或个性化定制也非常有利，都不会对移动终端整体产生大的影响。在移动终端中将音频编码解码芯片集成为模组， 一个需要解决的问题在于通过对模组 的管脚合理的布局以减弱或消除各线路之间的电磁干扰(EMI)和电磁兼容(EMC)。
技术实现思路
为了解决将音频编码解码芯片集成为模组时遇到的电磁干扰和电磁兼容问题，本专利技术 提供了一种移动终端的音频编码解码模组，通过对管脚的合理排序减小或者消除了模组各 个管脚信号之间的电磁干扰。本专利技术的技术方案如下移动终端的音频编码解码模组，包括内置音频编码解码芯片的封装体结构和封装体周 边的管脚，所述管脚的布局包括依次排序的以下序列 序号1管脚，听筒正输出通路； 序号2管脚，听筒负输出通路； 序号3管脚，模拟信号输出通路； 序号4管脚，模拟信号输出通路； 序号5管脚，IIS总线数据输入通路； 序号6管脚，IIS总线数据输出通路； 序号7管脚，PCM同步信号通路； 序号8管脚，语音信号输入通路； 序号9管脚，语音信号输入通路； 序号10管脚，模拟信号输入通路； 序号11管脚，模拟信号输入通路； 序号12管脚，麦克正输入通路； 序号13管脚，麦克负输入通路序号14管脚，耳机麦克输入通路； 序号15管脚，耳机麦克中断信号通路； 序号16管脚，PCM数据输出通路； 序号17管脚，PCM数据输入通路； 序号18管脚，IIC总线数据通路； 序号19管脚，IIC总线时钟信号通路； 序号20管脚，IIS总线左右声道时钟信号通路； 序号21管脚，PCM时钟信号通路； 序号22管脚，IIS总线时钟信号通路； 序号23管脚，主时钟信号通路； 序号24管脚，OP类型选择信号通路； 序号25管脚，扬声器右声道正输出通路； 序号26管脚，扬声器右声道负输出通路； 序号27管脚，Mono模拟信号输出通路； 序号28管脚，Mono模拟信号输出通路； 序号29管脚，扬声器左声道负输出通路； 序号30管脚，扬声器左声道正输出通路； 序号31管脚，耳机右声道输出通路；序号32管脚，耳机左声道输出通路。所述封装体为矩形或正方形板状体，矩形或正方形的四个边缘分别为边缘a、边缘b、边缘C、边缘d;所述管脚设置于矩形或正方形封装体的边缘，序号1至序号9管脚设置于封装体同一边缘a;序号IO至序号17管脚设置于封装体同一边缘b;序号18至序号23管 脚设置于封装体同一边缘c;序号24至序号32管脚设置于封装体同一边缘d。 本专利技术的技术效果本专利技术的技术方案采用如下几个原则实现本专利技术的目的1、 就近原则成对的差分信号通路管脚设置在一起使得信号之间互相影响(EMI和 EMC，以下同)小；需要与音频编码解码模组外同一电路连接的管脚就近设置，方便共同(成对)走线。2、 隔离保护在传递信号的管脚旁边设置地线进行隔离，从而减少该管脚信号线与其 他信号线之间的相互电磁干扰。在以下的具体实施方式部分会对具体的管脚排列进行详细的说明以阐明其技术效果。附图说明图1为本专利技术移动终端的音频编码解码模组的管脚布局图。图2为本专利技术移动终端的音频编码解码模组的电路原理框图。具体实施例方式本专利技术通过合理的管脚排列可以解决电磁干扰(EMI)和电磁兼容(EMC)的问题。 以下以图1所示的实施例详细说明本专利技术的技术方案。具体的音频编码解码模组管脚 的布局见下面的表格。<table>table see original document page 6</column></row><table><table>table see original document page 7</column></row><table><table>table see original document page 8</column></row><table>表中縮写说明如下PCM (Pulse Code Modulation----脉冲编码调制)。IIS(Inter-IC Sound bus)又称I2S，是飞利浦公司提出的串行数字音频总线协议。IIC总线是英文Inter Integrated Circuit Bus内部集成电路总线的縮写，是一种串行的数据总线系统。OP (OperationAmplifier)为运算放大器。从图1可见，音频编码解码模组的封装体为矩形或正方形板状体，矩形或正方形的四 个边缘分别为边缘a、边缘b、边缘c、边缘d (图1中封装体四个边，对应顺序为图1屮 左、下、右、上四个边)；所述管脚设置于矩形或正方形封装体的边缘，序号1至序号9管 脚设置于封装体同一边缘a;序号10至序号17管脚设置于封装体同一边缘b;序号18至 序号23管脚设置于封装体同一边缘c;序号24至序号32管脚设置于封装体同一边缘d。以下对上表中各管脚排列的技术意义进行说明(说明所依据的序号为图1中管脚号)。管脚1和管脚2传输一对差分信号，设置符合上述就近原则。管脚4和管脚5传输一对差分信号，设置符合上述就近原则。管脚7和管脚8设置在一起方便共同走线，符合上述就近原则。管脚IO和管脚11设置在一起方便共同走线。管脚12和管脚13传输 -对差分信号，设置符合上述就近原则。管脚15和管脚16传输一对差分信号，设置符合上述就近原则。管脚14和管脚17为地线管脚，对管脚15和管脚16形成上述隔离保护。管脚20和管脚21临近设置方便共同走线。管脚23、管脚25、管脚27之间分别设置地线管脚起到上述隔离保护的作用。 管脚32是连接电源的管脚，为了避免对管脚33中信号的影响，将两者分别设置在封 装体的两个边缘并相隔一定距离，减少了两者之间的影响程度。管脚34和管脚35传输一对差分信号，设置符合上述就近原则。 管脚38和管脚39传输一对差分信号，设置符合上述就近原则。 管脚41和管脚42传输一对音频信号，设置符合上述就近原则。管脚43到管脚58为地线， 一方面充分接地，另一方面可以增加本专利技术模组与主板的 连接强度。图2为本专利技术音频编码解码模组的电路原理框图，标号为引出的管脚号(对应图1中 的管脚号)，釆用的音频编码解码芯片(图2中的CODEC)型号为WM8991,欧胜 (WOLFSON)生产。OP型号为WM9001，欧胜(WOLFSON)生产。本专利技术中的管脚的布局符合就近原则和隔离保护原则，经过实验证明，有效减弱或消 除了各线路之间的电磁干扰(EMI)和电磁兼容(EMC)。本文档来自技高网...

【技术保护点】
移动终端的音频编码解码模组，包括内置音频编码解码芯片的封装体结构和封装体周边的管脚，其特征在于，所述管脚的布局包括依次排序的以下序列：　序号１管脚，听筒正输出通路；　序号２管脚，听筒负输出通路；　序号３管脚，模拟信号输出通 路；　序号４管脚，模拟信号输出通路；　序号５管脚，ＩＩＳ总线数据输入通路；　序号６管脚，ＩＩＳ总线数据输出通路；　序号７管脚，ＰＣＭ同步信号通路；　序号８管脚，语音信号输入通路；　序号９管脚，语音信号输入 通路；　序号１０管脚，模拟信号输入通路；　序号１１管脚，模拟信号输入通路；　序号１２管脚，麦克正输入通路；　序号１３管脚，麦克负输入通路；　序号１４管脚，耳机麦克输入通路；　序号１５管脚，耳机麦克中断信号 通路；　序号１６管脚，ＰＣＭ数据输出通路；　序号１７管脚，ＰＣＭ数据输入通路；　序号１８管脚，ＩＩＣ总线数据通路；　序号１９管脚，ＩＩＣ总线时钟信号通路；　序号２０管脚，ＩＩＳ总线左右声道时钟信号通路；　 序号２１管脚，ＰＣＭ时钟信号通路；　序号２２管脚，ＩＩＳ总线时钟信号通路；　序号２３管脚，主时钟信号通路；　序号２４管脚，ＯＰ选择信号通路；　序号２５管脚，扬声器右声道正输出通路；　序号２６管脚，扬声器右声道负 输出通路；　序号２７管脚，Ｍｏｎｏ模拟信号输出通路；　序号２８管脚，Ｍｏｎｏ模拟信号输出通路；　序号２９管脚，扬声器左声道负输出通路；　序号３０管脚，扬声器左声道正输出通路；　序号３１管脚，耳机右声道输出通路； 　序号３２管脚，耳机左声道输出通路。...

【技术特征摘要】
CN 2007-12-21 20072018736401、移动终端的音频编码解码模组，包括内置音频编码解码芯片的封装体结构和封装体周边的管脚，其特征在于，所述管脚的布局包括依次排序的以下序列序号1管脚，听筒正输出通路；序号2管脚，听筒负输出通路；序号3管脚，模拟信号输出通路；序号4管脚，模拟信号输出通路；序号5管脚，IIS总线数据输入通路；序号6管脚，IIS总线数据输出通路；序号7管脚，PCM同步信号通路；序号8管脚，语音信号输入通路；序号9管脚，语音信号输入通路；序号10管脚，模拟信号输入通路；序号11管脚，模拟信号输入通路；序号12管脚，麦克正输入通路；序号13管脚，麦克负输入通路；序号14管脚，耳机麦克输入通路；序号15管脚，耳机麦克中断信号通路；序号16管脚，PCM数据输出通路；序号17管脚，PCM数据输入通路；序号18管脚，IIC总线数据通路；序号19管脚，IIC总线时钟信号通路；序...

【专利技术属性】
技术研发人员：刘彬，
申请(专利权)人：北京登合科技有限公司，
类型：发明
国别省市：11[中国|北京]