一种抗单粒子多位翻转的锁存器电路制造技术

本发明专利技术涉及一种抗单粒子多位翻转的锁存器电路，该锁存器电路包括：时钟控制反相器电路，由时钟信号CK1、CK2控制时钟控制反相器电路的导通或关闭，在导通时将数据信号传输至锁存单元；锁存单元，从时钟控制反相器电路接收数据信号，通过控制时钟信号CK1、CK2进行数据信号的锁存；SEU监控单元，监测锁存单元内部数据敏感节点是否发生单粒子翻转，若被监测锁存单元出现单粒子翻转，则通过片选控制单元将数据通道切换至其他锁存单元；片选控制单元，根据SEU监控单元的监测结果控制锁存单元输出的开启或关闭；反相器电路，对片选控制单元输出的数据信号，或时钟信号进行反相；本发明专利技术具有良好的单粒子加固能力，可实现抗单粒子多位翻转。

【技术实现步骤摘要】

本专利技术属于电路设计，尤其涉及一种抗单粒子多位翻转的锁存器电路。

技术介绍

1、在航空航天、卫星、空间探测等应用领域中，需要保证电子元器件、设备和系统等在空间辐射或人为辐射环境下能够正常工作，抗辐照性能已经成为集成电路设计的重要指标。单粒子翻转(seu)是指集成电路器件敏感区，受到单个高能粒子的轰击，使器件的逻辑状态发生翻转的现象。单粒子翻转产生的错误数据可能导致错误的指令并引发系统功能紊乱，严重时会发生灾难性事故。单粒子翻转主要出现在时序电路中，当高能粒子轰击到时序电路的敏感节点中，带电粒子与半导体材料相互作用，产生电子空穴对，这些载流子在浓度梯度以及电场的作用下进行运动，在敏感节点处进行积累，当达到一定的程度，会改变敏感节点处的电平，时序电路的存储状态发生改变，即单粒子翻转。

2、对于数字集成电路设计而言，锁存器电路是最基本的单元，其本身的抗辐射性能十分关键和重要。随着工艺尺寸的减小，敏感节点存储电荷减小、单粒子入射轨迹覆盖多个器件等问题都影响集成电路抗单粒子翻转的能力，针对单粒子翻转的抗辐照加固技术将成为人们研究的重点。

3本文档来自技高网...

【技术保护点】

1.一种抗单粒子多位翻转的锁存器电路，其特征在于，包括：

2.根据权利要求1所述的抗单粒子多位翻转的锁存器电路，其特征在于，所述时钟控制反相器电路包括第一时钟控制反相器电路(101)、第二时钟控制反相器电路(102)和第三时钟控制反相器电路(103)；锁存单元包括第一锁存单元(104)、第二锁存单元(105)和第三锁存单元(106)；SEU监控单元包括第一SEU监控单元(109)和第二SEU监控单元(110)；反相器电路包括第一反相器电路(108)、第二反相器电路(111)和第三反相器电路(112)。

3.根据权利要求2所述的抗单粒子多位翻转的锁存器电路，其特征在...

【技术特征摘要】

1.一种抗单粒子多位翻转的锁存器电路，其特征在于，包括：

2.根据权利要求1所述的抗单粒子多位翻转的锁存器电路，其特征在于，所述时钟控制反相器电路包括第一时钟控制反相器电路(101)、第二时钟控制反相器电路(102)和第三时钟控制反相器电路(103)；锁存单元包括第一锁存单元(104)、第二锁存单元(105)和第三锁存单元(106)；seu监控单元包括第一seu监控单元(109)和第二seu监控单元(110)；反相器电路包括第一反相器电路(108)、第二反相器电路(111)和第三反相器电路(112)。

3.根据权利要求2所述的抗单粒子多位翻转的锁存器电路，其特征在于，所述第一时钟控制反相器电路(101)的输出端接第一锁存单元(104)的输入端和第一seu监控单元(109)的输入端in1；

4.根据权利要求3所述的抗单粒子多位翻转的锁存器电路，其特征在于，所述时钟信号ck1和时钟信号ck2为互补时钟信号，即，时钟信号ck1为时钟信号clk的反相信号，时钟信号ck2为时钟信号ck1的反相信号；时钟信号ck1和时钟信号ck2共同控制数据信号在锁存器电路中的传播。

5.根据权利要求1～4任一项所述的抗单粒子多位翻转的锁存器电路，其特征在于，所述时钟控制反相器电路为一组互补时钟信号控制的反相器电路，包括：pmos管p21、pmos管p22、nmos管n21和nmos管n22；

【专利技术属性】
技术研发人员：王亚坤，朱永钦，李东强，张彦龙，吕曼，李同德，白炀，鲍一豪，王亮，
申请(专利权)人：北京微电子技术研究所，
类型：发明
国别省市：