一种ANN/SNN加速器及ANN/SNN神经元加速计算方法技术

本发明专利技术提供一种ANN/SNN加速器及ANN/SNN神经元加速计算方法，加速器包括M个神经计算核，每个神经计算核包括Q个神经元；还包括寄存器堆、SRAM、膜电位累积器、发射器及神经元封装模块，其中，神经元封装模块用于当神经计算核需同时接收大于单个神经元扇入阈值的输入时，通过将N个神经元封装为神经元封装组，通过神经元封装组内的第一个神经元提取W个输入，并根据SRAM中所述第一个神经元的存储位置，以获得所述第一个神经元中各突触的权重参数，按照预设间隔将W个输入划分为多个输入批数据，将输入批数据发送到膜电位累加器中与权重参数进行运算，并将运算后的膜电位传递到神经元封装组内的下一个神经元用于下一组W个输入的运算，直至N个神经元完成运算。本发明专利技术利用神经元封装技术，可大幅扩展每个神经元可接收的扇入数量。

【技术实现步骤摘要】

本专利技术涉及人工智能，尤其涉及一种ann/snn加速器及ann/snn神经元加速计算方法。

技术介绍

1、传统冯·诺依曼计算机架构将处理单元和存储单元分离，由于人工神经网络(artificial neural network，ann)和脉冲神经网络(spiking neural network，snn)的训练和推理工作有大量的计算和存储需求，传统中央处理器(cpu)往往无法满足其高性能和低延迟的要求。因此为了克服这一不足，需要针对ann和snn专门设计硬件加速器即神经网络加速器。与通用处理器相比，神经网络加速器可以通过模型-硬件的协同优化，针对卷积、池化和非线性激活等核心操作进行加速，从而提供更快的计算速度和更低的功耗。

2、在现有的加速器内部结构中，crossbar结构是最为常用的一种计算架构。这一架构中以横向作为输入轴突，纵向作为输出树突，横纵交叉点为突触，存储了不同的权重。神经网络模型中的每个mac操作仅在该突触权重有效且该处的轴突发射脉冲时执行，相当于结合了存储与处理模块，因此可以减少数据移动次数以节省能量并增强运算的并行性。

本文档来自技高网...

【技术保护点】

1.一种ANN/SNN加速器，包括M个神经计算核，每个所述神经计算核包括Q个神经元，其特征在于，

2.根据权利要求1所述的ANN/SNN加速器，其特征在于，所述ANN/SNN加速器还包括突触压缩模块，

3.根据权利要求1所述的ANN/SNN加速器，其特征在于，所述神经元封装模块还用于，当所述神经元封装组中最后一个神经元进行运算时，SNN通过将膜电平与阈值电压比较发射脉冲，或ANN通过激活函数发射脉冲；及，

4.根据权利要求3所述的ANN/SNN加速器，其特征在于，将所述SRAM的存储压缩为仅存储所述有效权重窗口内的有效突触及所述有效突触的权重参数，具体...

【技术特征摘要】

1.一种ann/snn加速器，包括m个神经计算核，每个所述神经计算核包括q个神经元，其特征在于，

2.根据权利要求1所述的ann/snn加速器，其特征在于，所述ann/snn加速器还包括突触压缩模块，

3.根据权利要求1所述的ann/snn加速器，其特征在于，所述神经元封装模块还用于，当所述神经元封装组中最后一个神经元进行运算时，snn通过将膜电平与阈值电压比较发射脉冲，或ann通过激活函数发射脉冲；及，

4.根据权利要求3所述的ann/snn加速器，其特征在于，将所述sram的存储压缩为仅存储所述有效权重窗口内的有效突触及所述有效突触的权重参数，具体包括：

5.根据权利要求4所述的ann/snn加速器，其特征在于，所述仅选择包含所述有效突触的神经元参与运算，不包含有效突触的神经元不参与运算，具体包括以下步骤：

<...

【专利技术属性】
技术研发人员：王源，杨佑铭，钟毅，王梓霖，
申请(专利权)人：北京大学，
类型：发明
国别省市：