用于码转储保护的安全系统及安全方法技术方案

本发明专利技术提供一种用于码转储保护的安全系统及安全方法。上述用于码转储保护的安全系统包括：存储装置、处理器及解密单元。存储装置包括受保护存储区，用于存储至少一个加密码段；处理器用于发出至少一个地址式样至存储装置，以获取对应于地址式样的至少一个信息式样；解密单元用于检查在处理器与存储装置间通信的信号以产生检查结果，依据检查结果确定是否解密受保护存储区中的加密码段，以产生传送至处理器的解密码段。上述用于码转储保护的安全系统及安全方法能够有效防止码转储。

【技术实现步骤摘要】

本专利技术有关于一种安全系统，且特别有关于一种用于码转储保护(code dump protection)的安全系统及其方法。
技术介绍
请参考图1，图1是不具有安全保护的现有技术的系统100的方块图。 一般 来说，即将通过微处理器105执行的码段(code segment)被存储于存储器110 中，例如闪存。当系统100运作时，透过集成电路芯片115的接脚及相关总线， 微处理器105发出具有地址式样(addresspattern)的地址信号至存储器110，以 取出存储于存储器110中的特定码段。在翻译(interpretation)之后，上述特定 码段通常是微处理器105使用的特定指令。微处理器105使用上述特定指令来 执行各种不同动作或数据处理。然而，存储于存储器110中的特定码段是没有 经过加密的，黑客(Hacker)可以容易地从存储器110中读取上述特定码段，以 得知微处理器105如何执行上述特定码段。请参考图2，图2是具有现有技术的码保护方案的安全系统200的方块图。 存储器210包括受保护存储区210b以及未受保护存储区210a、 210c，其中受保 护存储区210b用于存储加密码段。通常，当微处理器205透过集成电路芯片215 的接脚及相关总线取出存储于未受保护存储区210a及210c的数据时，取出的数 据是不经过额外处理而透过相同总线直接传送至微处理器205。当微处理器205 透过上述总线取出存储于受保护存储区210b的数据(即，加密码段)时，解密 单元220首先解密取出的数据，然后将解密数据(例如解密码段)传送至微处 理器205,微处理器205随后可进行翻译。然而，黑客仍然很可能取出上述解密 数据。请参考图3，图3是说明黑客如何能够修改存储于图2所示未受保护存储区 210a及210c的数据，以转储緩冲于微处理器205中的解密数据的方块图。由于 黑客无法通过直接存取加密码段而获取上述加密码段的内容，他们可能修改未6受保护存储区210a中的指令(即数据转储)，修改后的指令用于将緩冲于微 处理器205中的解密码段转储至外部存储器235。因此，黑客可容易地获取存储 于受保护存储区210b的加密码段的内容。
技术实现思路
为了解决加密码段容易被黑客转储的技术问题，特提供以下技术方案 本专利技术的实施例提供一种用于码转储保护的安全系统，包括存储装置、 处理器以及解密单元。存储装置具有受保护存储区，上述受保护存储区用于存 储至少一个加密码段。处理器用于发出至少一个地址式样至存储装置，以获取 对应于地址式样的至少一个信息式样。解密单元耦接于处理器与存储装置之间。 其中，解密单元用于检查在处理器与存储装置间通信的信号以产生检查结果， 依据检查结果确定是否解密受保护存储区中的加密码段，以产生传送至处理器 的解密码段。本专利技术的实施例另提供一种用于码转储保护的安全方法，应用于安全系统， 包括(a)提供具有受保护存储区的存储装置，上述受保护存储区存储至少一个 加密码段；(b)利用处理器发出至少一个地址式样至存储装置，以获取对应于地 址式样的至少 一个信息式样；(c)检查在处理器与存储装置间通信的信号以产生 检查结果；以及(d)依据检查结果确定是否解密受保护存储区中的加密码段，以 产生传送至处理器的解密码段。以上所述的，能够通过检查处理器 与存储装置间通信的信号来确定是否解密受保护存储区的加密码段，从而有效 防止码转储。附图说明图l是不具有安全保护的现有技术的系统的方块图。图2是具有现有技术的码保护方案的安全系统的方块图。图3是说明黑客如何能够修改存储于图2所示未受保护存储区的数据以转储緩冲于微处理器中的解密数据的方块图。图4A是依本专利技术实施例的用于码转储保护的安全系统的方块图。图4B是图4A中解密单元如何将安全系统的受保护存储区中的码段直接传送至孩i处理器的方块图。图4C是说明图4A中解密单元不将安全系统的受保护存储区中的码段传送 至微处理器的方块图。图5是设计预设地址式样及预设信息式样的第 一 实施例的方块图。 图6是设计预设地址式样及预设信息式样的第二实施例的方块图。 图7是设计预设地址式样及预设信息式样的第三实施例的方块图。具体实施例方式在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术 领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。 本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在 功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的「包括J 为一开放式的用语，故应解释成「包括但不限定于」。此外，「耦接」一词在此 包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二 装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手 段间接地电气连接至第二装置。请参考图4A，图4A是依本专利技术实施例的用于码转储保护的安全系统400 的方块图。安全系统400包括微处理器405、存储装置(例如闪存)410以及解 密单元420。应注意，微处理器405也可以是其它类型的处理器。存储装置410 包括受保护存储区410b以及未受保护存储区410a、410c，其中受保护存储区410b 用于存储加密码段。当微处理器405透过集成电路芯片415的接脚及相关总线 发送至少一个地址式样至存储装置410,以取出对应于上述地址式样的至少一个 信息式样(informationpattern)时，解密单元420检查在微处理器405与存储装 置410间通信的信号，以产生检查结果。随后，解密单元420依据上述检查结 果确定是否解密存储于受保护存储区410b中的加密码段，以产生传送至微处理 器405的解密码段。在本实施例中，微处理器405与存储装置410间通信的信 号可以是微处理器405发出的地址式样或取出的信息式样。即，解密单元420 检查地址式样及/或信息式样来产生检查结果。上述地址式样包括地址的式样及 /或地址标头(address header)的式样，而解密单元420可通过^r查地址的式样 及/或地址标头的式样来产生检查结果。此外，取出的信息式样包括指令式样 (instruction pattern)及/或数据式样(data pattern),解密单元420可通过检查 指令式样及/或数据式样来产生检查结果。以上所述的修饰皆落入本专利技术的涵盖范围。在图4A中，当检查结果表明地址式样与预设地址式样匹配，及/或信息式 样与预设信息式样匹配时，解密单元420解密上述加密码段以产生解密码段， 并将解密码段传送至微处理器405。由于设计者并未将预设信息式样(例如指令 式样)设计成数据转储，，指令，因此，当微处理器405发出的地址式样与预 设地址式样匹配，及/或取出的信息式样与预设信息式样匹配时，解密单元420 被使能以解密受保护存储区410b中的加密码段。黑客将不容易修改未受保护存 储区410a、 410c中的指令来转储微处理器405中的数据。更进一步的描述将在 下面i爭细i兌明。另一方面，如图4B所示，当检查结果表明发出的地址式样与预设地址式样 不匹配，及/或取出的信息式样与预设信息式样不匹配时，解密单元420直接将 加密码段传送至孩i处理器405而并不解本文档来自技高网...

【技术保护点】
一种用于码转储保护的安全系统，包括：　存储装置，具有受保护存储区，该受保护存储区用于存储至少一个加密码段；　处理器，用于发出至少一个地址式样至该存储装置，以获取对应于该地址式样的至少一个信息式样；以及　解密单元，耦接于该处理器与该存储装置之间，　其中该解密单元用于检查在该处理器与该存储装置间通信的信号以产生检查结果，依据该检查结果确定是否解密该受保护存储区中的该加密码段，以产生传送至该处理器的解密码段。

【技术特征摘要】
US 2008-6-29 12/164,0971.一种用于码转储保护的安全系统，包括存储装置，具有受保护存储区，该受保护存储区用于存储至少一个加密码段；处理器，用于发出至少一个地址式样至该存储装置，以获取对应于该地址式样的至少一个信息式样；以及解密单元，耦接于该处理器与该存储装置之间，其中该解密单元用于检查在该处理器与该存储装置间通信的信号以产生检查结果，依据该检查结果确定是否解密该受保护存储区中的该加密码段，以产生传送至该处理器的解密码段。2. 如权利要求1所述的用于码转储保护的安全系统，其特征在于该解密 单元用于纟全查该地址式样以产生该^:查结果，该地址式样包括地址的式样与地 址标头的式样中的至少 一个。3. 如权利要求2所述的用于码转储保护的安全系统，其特征在于该处理 器用于发出地址式样序列至该存储装置，以请求存储于该存储装置的多个连续 地址的信息式样序列，以及该解密单元用于检查该地址式样序列以产生该检查 结果。4. 如权利要求3所述的用于码转储保护的安全系统，其特征在于该多个 连续地址的最后地址位于该受保护存储区的开始地址之前，且与该受保护存储 区的该开始地址相邻。5. 如权利要求3所述的用于码转储保护的安全系统，其特征在于对应于 该地址式样序列的前导地址式样的信息式样为第一指令式样，该第一指令式样 用于禁能由该处理器执行的中断。6. 如权利要求5所述的用于码转储保护的安全系统，其特征在于对应于 该地址式样序列的最后地址式样的信息式样为第二指令式样，该第二指令式样 用于跳转至该受保护存储区的开始地址。7. 如权利要求2所述的用于码转储保护的安全系统，其特征在于该处理 器用于发出地址式样序列至该存储装置，以请求存储于该存储装置的多个地址 的信息式样序列，该多个地址并非全部连续，以及该解密单元用于检查该地址式样序列以产生该检查结果。8. 如权利要求7所述的用于码转储保护的安全系统，其特征在于对应于 该地址式样序列的前导地址式样的信息式样为第一指令式样，该第一指令式样 用于禁能由该处理器执行的中断。9. 如权利要求8所述的用于码转储保护的安全系统，其特征在于对应于 该地址式样序列的最后地址式样的信息式样为第二指令式样，该第二指令式样 用于跳转至该受保护存储区的开始地址。10. 如权利要求1所述的用于码转储保护的安全系统，其特征在于该解密 单元用于检查该信息式样以产生该检查结果，该信息式样包括指令式样与数据 式样中的至少一个。11. 如权利要求1所述的用于码转储保护的安全系统，其特征在于当该检 查结果表明在该处理器与该存储装置间通信的该信号与预设式样匹配时，该解 密单元解密该加密码段；以及当该检查结果表明在该处理器与该存储装置间通 信的该信号与该预设式样不匹配时，该解密单元不解密该加密码段而直接将该 加密码段传送至该处理器，或者不将该加密码段传送至该处理器。12. 如权利要求1所述的用于码转储保护的安全系统，其特征在于该处理 器包括用于调试的调试接口 ，当该检查结果表明在该处理器与该存储装置间通 信的该信号与预设式样匹配时，该处理器禁...

【专利技术属性】
技术研发人员：吴哲宏，张尧敦，林万芃，陈友麒，邱永盛，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]