薄膜晶体管阵列基板的制造方法技术

本发明专利技术公开了一种薄膜晶体管阵列基板的制造方法，其包括：形成一半导体层于一基板上；形成一具有第一厚度以及一第二厚度的图案化光致抗蚀剂层于半导体层上；以图案化光致抗蚀剂层为掩模，图案化半导体层以形成一图案化半导体层；移除第二厚度的图案化光致抗蚀剂层；以第一厚度的图案化光致抗蚀剂层为掩模，进行一第一离子注入工艺于图案化半导体层上；移除第一厚度的图案化光致抗蚀剂层；形成一介电层与一栅极于该图案化半导体层上；以及以栅极作为掩模，进行一第二离子注入工艺于图案化半导体层上。

【技术实现步骤摘要】

本专利技术关于一种薄膜晶体管元件的制造方法，尤指一种关于低温多晶硅(lowtemperature poly-silicon，简称LTPS)。
技术介绍
LTPS TFTHXD(Xow Temperature Poly-Si Thin Film Transistor LiquidCrystalDisplay)，近来为各界研发的重点，然而其工艺上较传统a-Si TFT-LCD来得复杂，使用光掩模数也较多。但其晶体管因电子移动率增大而面积减小，可使开口率增大，得到更高解析度的画质，目前以高阶的中、小尺寸产品为应用范围。 以下利用图1A IG，来说明已知的低温多晶硅薄膜晶体管元件的制造方法。 请参阅图IA，首先在基板100上以激光退火形成一多晶硅薄膜，并以第一道光掩模将多晶硅薄膜图案化以定义出元件有源区102。元件有源区102包括有一第一晶体管区(NM0S)104以及一第二晶体管区(PM0S)106。接着如图1B，通过第二道光掩模实行离子掺杂，以形成第一晶体管区沟道108，并于元件有源区102上方形成栅极绝缘层110。接下来，如图1C，通过第三道光掩模实行离子掺杂，以形成第一晶体管(NM0本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列基板的制造方法，包括：提供一基板，于该基板上形成一半导体层；形成一图案化光致抗蚀剂层于该半导体层上，其中该图案化光致抗蚀剂层具有一第一厚度以及一第二厚度，且该第一厚度大于该第二厚度；以该图案化光致抗蚀剂层为掩模，图案化该半导体层以形成一包括有一第一图案化半导体层及一第二图案化半导体层；移除该第二厚度的该图案化光致抗蚀剂层；以该第一厚度的该图案化光致抗蚀剂层为掩模，进行一第一离子注入工艺于该图案化半导体层上，以形成该第二图案化半导体层中的源极／漏极区；移除该第一厚度的该图案化光致抗蚀剂层；以及形成一第一介电层与一栅极于该图案化半导体层上。

【技术特征摘要】
一种薄膜晶体管阵列基板的制造方法，包括提供一基板，于该基板上形成一半导体层；形成一图案化光致抗蚀剂层于该半导体层上，其中该图案化光致抗蚀剂层具有一第一厚度以及一第二厚度，且该第一厚度大于该第二厚度；以该图案化光致抗蚀剂层为掩模，图案化该半导体层以形成一包括有一第一图案化半导体层及一第二图案化半导体层；移除该第二厚度的该图案化光致抗蚀剂层；以该第一厚度的该图案化光致抗蚀剂层为掩模，进行一第一离子注入工艺于该图案化半导体层上，以形成该第二图案化半导体层中的源极/漏极区；移除该第一厚度的该图案化光致抗蚀剂层；以及形成一第一介电层与一栅极于该图案化半导体层上。2. 如权利要求1所述的制造方法，其中移除该第二厚度的该图案化光致抗蚀剂层后， 暴露出该第二图案化半导体层的部分区域。3. 如权利要求1所述的制造方法，还包括以该栅极作为掩模，进行一第二离子注入工艺于该图案化半导体层上，以形成该第一 半导体层的源极/漏极区；其中该第二离子注入工艺的该第二离子掺杂浓度小于该第一离 子注入工艺的该第一离子掺杂浓度。4. 如权利要求3所述的制造方法，于该第一离子注入工艺及该第二离子注入工艺间的 步骤，该制造方法还包括进行一沟道掺杂工艺于该图案化半导体层上，由此形成该...

【专利技术属性】
技术研发人员：廖国助，蔡善宏，陈素芬，钟明佑，
申请(专利权)人：统宝光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]