相变化内存及其制造方法技术

本发明专利技术公开了一种相变化内存及其制造方法，该相变化内存包含下电极；相变化间隙壁与该下电极接触；电学传导层，具有垂直部分及水平部分，其中该电学传导层经由其水平部分与该相变化间隙壁电学接触；以及，上电极，其中该上电极经由该电学传导层的垂直部分与该电学传导层电学连接。

【技术实现步骤摘要】

本专利技术涉及一种内存组件及其制造方法，特别是涉及一种相变化内存组件及其制造方法。
技术介绍
相变化内存具有高读取速度、低功率、高容量、高可靠度、高写擦次数、低工作电压/电流及低成本等特质，且非常适合与CMOS工艺结合，可用来作为较高密度的独立式或嵌入式的内存应用，是目前十分被看好的下一代新内存。由于相变化内存技术的独特优势，也使得其被认为非常有可能取代目前商业化极具竟争性的SRAM与DRAM易失性内存与Flash非易失性内存技术，可望成为未来极有潜力的新一代半导体内存。相变化内存在设计上朝着以下几个方式方展低的编程电流、高稳定度、较小的体积、及快速的相变化速度，此外，相变化内存目前的主要应用例如为需要较低电流消消耗的可携式装置。综观目前相变化内存的发展趋势，可以明显的发现主要的瓶颈乃在于组件的操作电流过大，因而无法有效地降低相变化内存组件所串接的驱动晶体管面积，导致单位元尺寸过大使得内存密度无法提升的问题。降低相变化存储器操作电流可通过缩小相变化存储单元中相变层与电极的接触面积来达成，且有利于CMOS组件的缩小以及内存密度的提升。然而，此方法会受限于光刻与工艺能力的限制，较不易获本文档来自技高网...

【技术保护点】
一种相变化内存组件，包含：　下电极；　相变化间隙壁与该下电极接触；　电学传导层，具有垂直部分及水平部分，其中该电学传导层经由该水平部分与该相变化间隙壁电学接触；以及　上电极，其中该上电极经由该电学传导层的垂直部分与该 电学传导层电学连接。

【技术特征摘要】
US 2008-7-11 12/172,1621.一种相变化内存组件，包含下电极；相变化间隙壁与该下电极接触；电学传导层，具有垂直部分及水平部分，其中该电学传导层经由该水平部分与该相变化间隙壁电学接触；以及上电极，其中该上电极经由该电学传导层的垂直部分与该电学传导层电学连接。2. 如权利要求1所述的相变化内存组件，其中该下电极与该电学传导层 通过介电层彼此相隔。3. 如权利要求1所述的相变化内存组件，其中该电学传导层的水平部分 的厚度介于10~100nm。4. 如权利要求1所述的相变化内存组件，其中该上电极没有与该相变化 间隙壁接触。5. 如权利要求1所述的相变化内存组件，其中该相变化间隙壁包含In、 Ge、 Sb、 Te、 Ga、 Sn或其混合。6. 如权利要求1所述的相变化内存组件，其中该电学传导层包含过渡金 属、铝、硅、氮化铝、过渡金属氮化物、或其混合。7. 如权利要求1所述的相变化内存组件，其中该上电极及下电极各自包 含过渡金属、铝、硅、氮化铝、过渡金属氮化物、或其混合。8. 如权利要求1所述的相变化内存组件，其中该相变化间隙壁直接与该 电学传导层的水平部分的该上表面及该侧壁的至少之一接触。9. 如权利要求1所述的相变化内存组件，其中该相变化间隙壁为L型、 I型、或楼梯型。10. 如权利要求1所述的相变化内存组件，其中该电学传导层为L型、 I型、或楼梯型。11. 一种相变化内存组件的制造方法，包含 提供下电极；形成第一介电层于该下电极之上，露出该下电极的一部分上表面； 形成电学传导层于该介电层之上，该电学传导层具有垂直部分及水平部分，...

【专利技术属性】
技术研发人员：陈达，蔡铭进，
申请(专利权)人：财团法人工业技术研究院，力晶半导体股份有限公司，南亚科技股份有限公司，茂德科技股份有限公司，华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]