使用处理器硬件反馈机制来选择最佳处理器性能水平的系统和方法技术方案

本发明专利技术名称为“使用处理器硬件反馈机制来选择最佳处理器性能水平的系统和方法”。本发明专利技术的实施例是涉及利用硬件反馈来选择最佳处理器频率并降低功率／瓦特的自适应功率管理的系统和方法。本发明专利技术提供一种用于选择平台上的处理器状态的系统，包括：具有用于提供与当前的处理器频率、处理器状态和所述处理器的繁忙时间百分比相关的硬件反馈的电路的处理器；用于基于利用处理器停滞信息进行调整的所述反馈来更新所述处理器状态的部件。本发明专利技术还提供一种用于选择平台上的处理器状态的方法和一种用于选择平台上的处理器状态的机器可读存储介质。在至少一个实施例中，本发明专利技术旨在基于硬件反馈和处理器停滞行为来优化处理器频率和功率／瓦特使用。

【技术实现步骤摘要】

本专利技术的实施例概要地涉及平台的功率管理，更具体地，涉及使 用硬件反馈的自适应功率管理策略。
技术介绍
存在多种平台功率管理机制。现有的方法依赖于基于处理器利用 率来调整处理器频率。在使用自适应功率管理策略的计算机系统中，处理器的性能状态(P-State)基于需要进行调整。当处理器利用率降 低时，处理器可转换到较低的性能状态以保存功率。当处理器利用率 增加时，处理器可转换到较高的性能状态，并且会消耗较多功率。在 很多操作系统中，目标性能水平或P-State选择是基于处理器利用率和 由使用IA32一APERF和IA32一MPERF机器状态寄存器(MSR)的GV3 硬件反馈确定的有效P-State的组合。在GV3硬件反馈中返回的 IA32_APERF/IA32_MPERF比率通过将实际频率时钟计数除以在核执 行时(处于COC-state)的最大频率时钟计数来提供上次统计周期内 的有效P-State 。在大多数处理器中，例如在可以从英特尔公司获得的处理器中， 这些P-State在处理器中的多个核中是联动的(coordinated)。如果一 个核100%繁忙并且选择在最高频率运行，则同一本文档来自技高网...

【技术保护点】
一种用于选择平台上的处理器状态的系统，包括：　具有用于提供与当前的处理器频率、处理器状态和所述处理器的繁忙时间百分比相关的硬件反馈的电路的处理器；　用于基于利用处理器停滞信息进行调整的所述反馈来更新所述处理器状态的部件。

【技术特征摘要】
US 2007-9-28 11/8648001.一种用于选择平台上的处理器状态的系统，包括具有用于提供与当前的处理器频率、处理器状态和所述处理器的繁忙时间百分比相关的硬件反馈的电路的处理器；用于基于利用处理器停滞信息进行调整的所述反馈来更新所述处理器状态的部件。2. 如权利要求1所述的系统，其中所述用于更新的部件包括一个 或多个施动者，用于接收所述反馈和处理器停滞信息，并基于所述反 馈和处理器停滞信息来计算新的处理器频率，以及在所述处理器中启 动所述新的处理器频率。3. 如权利要求2所述的系统，其中所述一个或多个施动者是从由 以下组件组成的组中选择的操作系统、处理器电路、位于处理器内 部的软件代理、固件服务、嵌入式分区代理、虛拟设备代理、位于操 作系统外部的软件代理、以及位于所述处理器外部的电路。4. 如权利要求1所述的系统，其中用于更新所述处理器状态的所 述部件还包括用于在允许施动者使用第一机器状态寄存器和第二机器状态寄 存器的比率的计算结果之前修改所述第一机器状态寄存器的值的逻 辑，其中所述修改运用处理器停滞信息。5. 如权利要求4所述的系统，其中所述施动者是从由以下组件組 成的組中选择的操作系统、处理器电路、固件服务、嵌入式分区代 理、虚拟设备代理、位于操作系统外部的软件代理、以及位于所述处 理器外部的电路。6. 如权利要求4所述的系统，其中用于更新所述处理器状态的目 标P國State (P-Statetarget)是通过才艮据尸-5^^13|^ — % 尸-6to&effective 来计算所述处理器的繁忙时间百分比(％Busy)和有效P-State(P-Stateeffective)的乘积而确定的，其中所述P-Stateeffective取决于处理 器停滞信息、当前的P-State和所述处理器的最大频率。7.如权利要求6所述的系统，其中所述处理器的目标循环计数 (C0target)是通过计算下式确定的<formula>formula see original document page 3</formula>其中C0i表示当前的循环计数，COpo表示最大频率循环计数，costalls 表示处理器停滞时间期间的循环计数，并且Perfi鹏是预定的可接受的执行时间性能损失百分比，并且其中CO加get作为修改后的IA32—APERF值返回。8. 如权利要求4所述的系统，其中所述第一机器状态寄存器 (MSR)是IA32_APERF MSR，并且所述第二机器状态寄存器是IA32_MPERF MSR,其中IA32—APERF以实际处理器频率计数，并且 IA32—MPERF以最大处理器频率计数，以使得 IA32—APERF/IA32一MPERF的比率和所述处理器的繁忙时间百分比的 乘积包括在修改所述IA32_APERF之前的所述处理器的有效P-State, 并且修改后的IA32—APERF寄存器基于处理器停滞信息而减小并导致 目标P-State较低，4旦在性能损失的可接受水平之内。9. 如权利要求1所述的系统，其中用于更新所述处理器状态的所 述部件还包括用于修改第一机器状态寄存器和第二机器状态寄存器的比率的 计算结果的逻辑，其中所述修改基于处理器停滞信息。10. 如权利要求l所述的系统，其中用于更新所述处理器状态的 所述部件还包括用于在利用第一机器状态寄存器和第二机器状态寄存器的比率 的计算结果之前修改所述第一机器状态寄存器的值的逻辑，其中所述 修 文运用反映处理器停滞信息的计数器。11. 一种用于选择平台上的处理器状态的方法，包括 从所述平台上的处理器接收与当前的处理器频率、处理器状态和所述处理器的繁忙时间百分比相关的硬件反馈；基于利用处理器停滞信息进行调整的所述反馈来更新所述处理 器状态。12. 如权利要求11所述的方法，还包括 基于所述反馈和处理器停滞信息来计算新的处理器频率；以及 在所述处理器中启动所述新的...

【专利技术属性】
技术研发人员：RJ芬格，A阿加沃尔，S考什克，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]