本发明专利技术名称为多核和功率的中断平衡。这里说明一种用于在处理中断方面平衡省电和性能的方法和设备。当中断活动性的量超过阈值时，选择中断处理的性能模式。在性能模式期间，在多个物理套接口之中，即在多个物理处理器之中，分配中断和／或中断源。但是，如果对于一定数量的时间段中断活动低于阈值，这表示低中断活动性，那么选择省电模式。这里，将中断和／或源首先分配给单个处理器，以使其它物理处理器可以省电。而且，在将中断分配给物理处理器之后，还可进一步在该处理器的高速缓存域之中分配中断。此外，还可进一步将高活动等级、中断源、中断、或类别分配给特定的处理单元以提供服务。
【技术实现步骤摘要】
本专利技术涉及处理器领域，特定来说，涉及对优先处理单元提供品 质和服务。背景l支术半导体处理和逻辑设计中的进步使得存在于集成电路装置上的逻辑的数量不断增加。结果，计算机系统配置^yv系统中的单个或多个 集成电路演变为存在于独立集成电路上的多个核和多个逻辑处理器。 处理器或集成电路通常包括单个处理器管芯，其中该处理器管芯可包 括任何数量的处理单元，例如核、线程、和/或逻辑处理器。随着逻辑和功能性的增加，计算机系统中的管理功能变得更加普遍。许多处理器利用诸如系统管理模式(SMM)的管理才莫式来处理诸 如联网、存储、和功率任务的管理任务。通常，请求管理的装置或源 启动或生成中断。随着中断的数量和中断因计算机系统中的功能性的 水平上升而增长，处理器执行这些管理任务的负担变得更加繁重。传统上，甚至在多处理器系统中，通过单个引导处理器来对中断 提供服务。尽管因为多处理器系统中的其它处理器能够保持在低功率 模式，通过单个引导处理器来处理中断源可节省了功率，但是在高活 动期间，其它处理器仍保留在空闲状态而等待单个处理器对中断提供 服务。
技术实现思路
根据本专利技术一个方面，提供了一种包括程序代码的制造品，该程 序代码在由机器执行时使该机器执行如下操作确定一段时间内的中断活动性的量；响应于该一段时间内中断活动性的量超过中断活动的阈值，选择中断处理的第一模式；以及响应于选择该第一模式，在该 机器中的多个集成电路之中分配多个中断。根据本专利技术的另一方面，还提供了一种系统，包括多个集成电 路，每个集成电路包括由多个处理单元共享的高速緩存存储器；以及 用于存储程序代码的存储器，该程序代码在由该多个处理单元中的至 少一个处理单元执行时使得确定是否在省电模式中处理多个中断； 响应于确定在该省电才莫式中处理该多个中断，将对该多个中断的处理 分配给该多个集成电路中的第一集成电路；以及基于在该多个处理单 元之中公平分配该多个中断，将该多个中断中的选择的源中断分配给 包含在该第一集成电路中的处理单元。根据本专利技术的又一方面，还提供了一种方法，包括响应于中断 活动性的量高于阈值，选择中断处理的性能模式；响应于选择该中断 处理的性能模式，在多个物理处理器之间分配多个中断源；在该多个 物理处理器中的第 一处理器的高速緩存域之间分配该多个中断源中 的第 一数量的中断源，其中该第 一数量的中断源曾被分配给该第一处 理器；以及将该第一数量的中断源中的选择的高速率中断源分配给该 第一处理器的处理单元。本专利技术提供的这些方法、系统等，在处理中断方面提供了省电和 性能之间的平衡。附图说明附图中的各图举例说明本专利技术，但本专利技术不是要局限于附图中的 各图。图1示出能够在处理单元中间公平分配中断的多处理单元处理器 的实施例。图2示出能够在操作的性能模式期间在多个处理器之中公平分配 中断的多处理器系统的实施例。图3示出用于平衡处理器、高速緩存域、和处理单元之中的中断分配的方法的流程图的实施例。 具体实施例方式在以下说明中，阐述了大量具体细节，例如具体的多处理器配置 的实例、中断源的类型、以及实现细节等，以便提供对本专利技术的充分 理解。然而，对本领域的技术人员显而易见的是，不需要采用这些具 体细节也可实施本专利技术。在其它情况下，没有详细说明说明公知的组 件或方法，例如不同类型的处理器、中断、代码实现和微处理器的具 体操作细节，以免不必要地使本专利技术不清楚。本文说明的方法和设备用于平衡中断处理的功率和性能。具体 地，主要参照其中每个处理器具有多个核的多处理器计算机系统来说 明功率和性能的平衡。但是，用于平衡功率和性能的方法和设备不限 于此，它们可以在诸如蜂窝电话、个人数字助理、嵌入式控制器、移 动平台、桌面型平台、以及服务器平台等的任何集成电路装置或系统 上实现或是与该任何集成电路装置或系统联合实现，以及可以结合任 何数量(例如一个)的处理器来实现，其中处理器具有任何数量的诸 如核、硬件线程、软件线程、逻辑处理器、或其它处理单元等的处理 单元。参考图1,示出能够在处理单元之中分配中断的多核处理器的实 施例。处理单元是指线程、程序、上下文、逻辑处理器、硬件线程、 核、和/或任何处理单元，这些处理单元共享对诸如预约单元、执行单 元、流水线、以及丰支高级的高速緩存/存储器等处理器资源的访问。物 理处理器通常是指可包括任何数量的其它诸如核或硬件线程等的处 理单元的集成电路。核通常是指位于集成电路上的能够维持独立架构状态的逻辑，其 中每个独立维持的架构状态与至少一些专用执行资源相关联。与核不 同，硬件线程通常是指位于集成电路上的能够维持独立架构状态的任 何逻辑，其中独立维持的架构状态共享对执行资源的访问。如图l所8示，物理处理器100包括两个核，即核101和102，它们共享对较高 级的高速緩存110的访问。此外，核101包括两个硬件线程101a和 101b，而核102包括两个硬件线程102a和102b。因此，当处理器100 能够执行四个软件线程时，例如操作系统等的软件实体可将处理器 100视为是4个单独的处理器。可见，当某些资源被共享而其它资源专用于架构状态时，所谓的 硬件线程和核之间的线路重叠。然而，通常，核和硬件线程被操作系 统视为是独立的逻辑处理器，其中操作系统能够单独地调度每个逻辑 处理器上的操作。也就是说，软件将物理处理器上的两个核或线程视 为是两个独立的处理器。此外，每个核可包括用于执行多个软件线程 的多个硬件线程。因此，处理单元包括能够维持上下文的任何诸如核、 线程、硬件线程、虚拟机、或其它资源等的前述单元。在一个实施例中，处理器IOO是能够并行地执行多个线程的多核 处理器。这里，第一线程与架构状态寄存器101a相关联，第二线程与 架构状态寄存器101b相关联，第三线程与架构状态寄存器102a相关 联，而第四线程与架构状态寄存器102b相关联。在一个实施例中， 提到处理器100中的处理单元时包括提到核101和102以及线程101a、 101b、 102a和lQ2b。在另一个实施例中，处理单元是指位于处理域的 分级结构中的相同级别上的单元。例如，核101和102在相同的域级 别中，而线程101a、 101b、 102a和102b在相同的域级别中，因为它 们都包含在核的域中。虽然处理器IOO可包含不对称核，即，具有不同配置、功能单元、 和/或逻辑的核，但是图中示出对称核。因此，不再详细论述图示与核 101等同的核102，以免使说明不清楚。如图所示，架构状态寄存器101a是从架构状态寄存器101b中复 制的，因此能够为逻辑处理器101a和逻辑处理器101b存储独立的架 构状态/上下文。还可为线程101a和101b复制其它的诸如指令指针和 在重命名分配器逻辑130中的重命名逻辑等的较小资源。诸如重排序9/引退单元135中的重排序緩冲器、ILTB 120、载入/存储緩冲器、以 及队列等的一些资源可通过分区来共享。诸如通用内部寄存器、页表 基址寄存器、较低级数据高速緩存和数据-TLB (D-CacheandD-TLB) 150、执行单元140、以及乱序单元135等的其它资源可完全共享。总线接口模块105用于与外设于处理器100的装置进行通信，这 些装置如系统存储器175、芯片组、本文档来自技高网...
【技术保护点】
一种包括程序代码的制造品，所述程序代码在由机器执行时使所述机器执行如下操作： 确定一段时间内的中断活动性的量； 响应于所述一段时间内中断活动性的量超过中断活动性的阈值，选择中断处理的第一模式；以及 响应于选择所述第一模式， 在所述机器中的多个集成电路之中分配多个中断。
【技术特征摘要】
US 2007-9-28 11/8637151.一种包括程序代码的制造品，所述程序代码在由机器执行时使所述机器执行如下操作确定一段时间内的中断活动性的量；响应于所述一段时间内中断活动性的量超过中断活动性的阈值，选择中断处理的第一模式；以及响应于选择所述第一模式，在所述机器中的多个集成电路之中分配多个中断。2. 如权利要求1所述的制造品，其中确定一段时间内的中断活 动性的量包括确定在所述一段时间内花费在处理中断上的大致的时 间量。3. 如权利要求1所述的制造品，其中确定一段时间内的中断活 动性的量包括确定在所述一段时间内的中断事件的数量。4. 如权利要求2所述的制造品，其中所述一段时间包括一定数 量的连续周期性时间段。5. 如权利要求4所述的制造品，还包括响应于对于所述数量 的连续周期性时间段中断活动性的量低于中断活动性的阈值，选择中 断处理的第二4莫式。6. 如权利要求5所述的制造品，其中所述中断处理的第一模式 为中断处理的性能模式，以及所述中断处理的第二模式为中断处理的 省电模式。7. 如权利要求5所述的制造品，还包括响应于选择所述第二 模式，将所述多个中断首先分配给所述机器中的多个集成电路之一。8. 如权利要求7所述的制造品，还包括响应于所述多个中断 超过中断的阈值数量，将所述多个中断中的至少 一个中断溢出到所述 机器中的多个集成电路中的第二集成电路。9. 如权利要求1所述的制造品，其中在多个集成电路之中分配多个中断基于中断处理因素，所述中断处理因素选自由以下项组成的组所述多个中断的公平分配，中断源与所述多个集成电路中的集成 电路的接近度，以及对所述多个集成电路中的集成电路的先前的中断 源分配。10. 如权利要求9所述的制造品，其中所述多个集成电路包括多 个物理处理器，并且其中基于在多个物理处理器之中公平分配多个中 断，在所述多个物理处理器中间分配所述多个中断包括在与所述多个物理处理器中的每个关联的多个高速緩存域之中， 基于在所述多个高速緩存域之中公平分配所述多个中断，来分配所述 多个中断；以及基于在所述物理处理器的核之中公平分配所述多个中断中选择 的数量的中断，来进一步将所述多个中断中选择的数量的中断分配给 所述物理处理器的核。11. 一种系统，包括多个集成电路，每个集成电路包括由多个处理单元共享的高速緩 存存储器；以及用于存储程序代码的存储器，所述程序代码在由所述多个处理单 元中的至少 一个处理单元执行时使得确定是否在省电模式中处理多个中断； 响应于确定在所述省电模式中处理所述多个中断，将对所述 多个中断的处理分配给所述多个集成电路中的第一集成电路；以及基于在所述多个处理单元之中公平分配所述多个中断，将所 述多个中断中的选择的源中断分配给包含在所述第 一集成电路中的 处理单元。12. 如权利要求11所述的系统，其中确定是否在省电模式中处 理多个中断包括确定第一数量的时间段内的中断活动性的量；以及响应于对于所述第 一数量的...
【专利技术属性】
技术研发人员：A范德文，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。