指令模式识别装置及指令模式识别方法制造方法及图纸

一种指令模式识别装置及指令模式识别方法。该指令模式识别装置，包含：一用以储存一包括多个位的指令地址的程序计数器，且其中至少一位是一冗余位；及一依据该冗余位以识别目前指令的指令模式的处理器。因此，处理器可以根据不同的指令模式而将冗余位设定为对应的数值，以作为判断不同指令模式的依据。

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及适用于一处理器的指令模式的识别装置与方法。
技术介绍
典型的处理器可以根据不同的指令集架构(Instruction Set Architecture, ISA)而执行不同指令模式的指令，一般最常见的就是一 16位处理器(如Intel 8086、 80286、 Motorola M6800)可以处理并执行16位指令集中的所有指令，而一 32位处理器 (如Intel Pentium Pro)可以处理并执行32位指令集的所有指令。 然而，在现今的应用中，一处理器往往不再仅局限于处理单一指令集架构，如 ARM-9TDMI (http:〃www. arm. com)处理器是一32位处理器，同时亦可处理并执行一 16位的 拇指指令集(Thumb Instruction Set)，也就是说，一 ARM-9TDMI处理器，可以同时支持32 位及16位的指令模式。 上述这种可支持二种不同指令集模式的处理器，一般是根据一内建于该处理器中 的指令集模式寄存器(Instruction Set Mode Register)或是指令集模式位(Instruction Set Mo本文档来自技高网...

【技术保护点】
一种指令模式识别装置，包含：一程序计数器，储存一指令地址，该指令地址包括多个位，用以表示正在执行或将要执行的指令所在地址，这些位当中至少有一位是一冗余位；及一处理器，依据该冗余位识别一指令模式，该指令模式代表目前指令所执行的模式。

【技术特征摘要】
一种指令模式识别装置，包含一程序计数器，储存一指令地址，该指令地址包括多个位，用以表示正在执行或将要执行的指令所在地址，这些位当中至少有一位是一冗余位；及一处理器，依据该冗余位识别一指令模式，该指令模式代表目前指令所执行的模式。2. 依据权利要求1所述的指令模式识别装置，其中，该冗余位仅以一位表示，且该冗余 位可分别被设定为0或1，以代表二种指令模式。3. 依据权利要求1所述的指令模式识别装置，其中，该冗余位以M个位表示，用以代表 2的M次方个指令模式。4. 依据权利要求1所述的指令模式识别装置，其中，该冗余位是该指令地址当中没有 被定义的位或数值固定不变的位。5. 依据权利要求1所述的指令模式识别装置，其中，该处理器适用N级管线，当该处理 器由一第一指令模式切换至一第二指令模式时，该处理器至多消耗一个指令周期。...

【专利技术属性】
技术研发人员：詹胜渊，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]