移位寄存器电路及其控制方法、栅极驱动电路、显示装置制造方法及图纸

技术编号:42613331 阅读:36 留言:0更新日期:2024-09-03 18:20
本公开提供了一种移位寄存器电路及其控制方法、栅极驱动电路、显示装置,本公开实施例的移位寄存器电路包括:输入子电路,电连接至输入端、上拉节点、第一时钟信号端和第二时钟信号端,配置为基于第一时钟信号端的信号将输入端与上拉节点电连接,并基于第二时钟信号端和上拉节点的信号将第二时钟信号端与所述上拉节点电连接,上拉子电路,基于上拉节点的电位将第二时钟信号端的信号输出至输出端,第一下拉控制子电路,基于第一下拉控制端和上拉节点的信号控制第一下拉节点的电位,第一下拉子电路,基于第一下拉节点的信号,将第一电源信号端与输出端电连接。本公开提供的实施例实现了N型移位寄存器电路,提高了栅极驱动信号的稳定性和可靠性。

【技术实现步骤摘要】

本公开涉及显示,特别是涉及一种移位寄存器电路及其控制方法、栅极驱动电路、以及显示装置。


技术介绍

1、随着显示技术的进步,高分辨率、窄边框的显示面板成为发展的趋势,为此,出现了设置在阵列基板上的栅极驱动电路(gate driver on array,goa)技术。goa技术代替外接驱动芯片,具有成本低、工序少、产能高等优点。

2、若goa中不包括的p型晶体管而是仅包括n型晶体管,则这种电路可以应用在氧化物(oxide)显示面板中,这种显示面板中的晶体管均为低温多晶硅氧化物(lowtemperature polycrystalline oxide,lpto)晶体管,lpto相较于低温多晶硅(lowtemperature poly-silicon,lpts)晶体管可以简化工艺,且可以减少漏电并可以防止大多数帧期间输出低信号的晶体管的驱动能力的劣化,有效增强栅极输出信号的可靠性和稳定性。


技术实现思路

1、为了解决上述问题至少之一,本公开第一个方面提供一种移位寄存器电路,包括:>

2、输入子电本文档来自技高网...

【技术保护点】

1.一种移位寄存器电路,其特征在于,包括:

2.根据权利要求1所述的移位寄存器电路,其特征在于,所述输入子电路包括:1-1晶体管、1-2晶体管、第二晶体管和第三晶体管,

3.根据权利要求1所述的移位寄存器电路,其特征在于,所述第一下拉控制子电路包括:4-1晶体管、4-2晶体管、第五晶体管、第六晶体管和第一电容,所述第一下拉子电路包括:第七晶体管,

4.根据权利要求1所述的移位寄存器电路,其特征在于,所述上拉子电路包括:第八晶体管和第二电容,

5.根据权利要求4所述的移位寄存器电路,其特征在于,还包括:第九晶体管,

6.根据权利要...

【技术特征摘要】

1.一种移位寄存器电路,其特征在于,包括:

2.根据权利要求1所述的移位寄存器电路,其特征在于,所述输入子电路包括:1-1晶体管、1-2晶体管、第二晶体管和第三晶体管,

3.根据权利要求1所述的移位寄存器电路,其特征在于,所述第一下拉控制子电路包括:4-1晶体管、4-2晶体管、第五晶体管、第六晶体管和第一电容,所述第一下拉子电路包括:第七晶体管,

4.根据权利要求1所述的移位寄存器电路,其特征在于,所述上拉子电路包括:第八晶体管和第二电容,

5.根据权利要求4所述的移位寄存器电路,其特征在于,还包括:第九晶体管,

6.根据权利要求2所述的移位寄存器电路,其特征在于,还包括:第一互锁子电路,

7.根据权利要求2所述的移位寄存器电路,其特征在于,还包括:

8.根据权利要求7所述的移位寄存器电路,其特征在于,所述第二下拉控制子电路包括:12-1晶体管、12-2晶体管、第十三晶体管、第十四晶体管和第三电容,所述第二下拉子电路包括:第十五晶体管,

9.根据权利要求7所述的移位寄存器电路,其特征在于,还包括:第二互锁子电路,所述第二...

【专利技术属性】
技术研发人员:冯靖伊张振华袁长龙朱莉曹席磊沈武林
申请(专利权)人:京东方科技集团股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1