一种神经网络加速器的计算硬件架构及控制方法技术

技术编号:42585320 阅读:37 留言:0更新日期:2024-09-03 18:02
本发明专利技术提供了一种神经网络加速器的计算硬件架构,包括:至少一个存储器;近内存张量乘法硬件;通用计算硬件;其中,所述近内存张量乘法硬件通过数据传输通路接收来自所述存储器和通用计算硬件的输入,并执行张量乘法降维计算;所述近内存张量乘法硬件的输出结果通过数据传输通路传输至存储器与通用计算硬件;存储器与通用计算硬件通过数据传输通路进行数据传输。本发明专利技术提高了神经网络加速器的通用性问题,缓解了带宽瓶颈。

【技术实现步骤摘要】

本专利技术实施例涉及神经网络加速器领域,尤其是关于一种神经网络加速器的计算硬件架构及控制方法


技术介绍

1、神经网络作为人工智能领域的关键技术,在图像识别、自然语言处理、数据挖掘等多个领域发挥着重要作用。然而,随着神经网络模型规模的不断扩大和深度的增加,对计算能力的需求也随之急剧上升。现有的计算平台,尤其是基于传统架构的cpu和gpu,面临着多项技术瓶颈。

2、cpu和gpu虽然在多种计算任务中表现出色,但它们并非专为神经网络中的大规模张量操作设计。在执行复杂的张量计算时,这些平台往往无法达到最优的计算效率,特别是在处理高维度数据时。其次,现有的计算平台常常受限于内存带宽,这在进行大规模数据并行处理时尤为明显。数据传输成为制约性能的瓶颈,限制了计算速度的提升。虽然市场上存在一些专门为神经网络计算设计的硬件加速器,但它们往往在通用性和专用性之间难以取得平衡。专用硬件虽然在特定任务上表现出色,但灵活性不足,难以适应不断变化的算法需求。


技术实现思路

1、本专利技术实施例的目的是提供一种神经网络加速器本文档来自技高网...

【技术保护点】

1.一种神经网络加速器的计算硬件架构,其特征在于,包括:

2.根据权利要求1所述的一种神经网络加速器的计算硬件架构,其特征在于,所述近内存张量乘法硬件包括:

3.根据权利要求2所述的一种神经网络加速器的计算硬件架构,其特征在于,所述近内存张量乘法硬件还包括:

4.根据权利要求3所述的一种神经网络加速器的计算硬件架构,其特征在于,所述内部缓存单元通过数据传输通路分别与张量乘法计算电路、存储器内部接口和存储器外部接口相连包括:

5.根据权利要求3所述的一种神经网络加速器的计算硬件架构,其特征在于,所述内部缓存单元通过数据传输通路分别与张量乘法计...

【技术特征摘要】

1.一种神经网络加速器的计算硬件架构,其特征在于,包括:

2.根据权利要求1所述的一种神经网络加速器的计算硬件架构,其特征在于,所述近内存张量乘法硬件包括:

3.根据权利要求2所述的一种神经网络加速器的计算硬件架构,其特征在于,所述近内存张量乘法硬件还包括:

4.根据权利要求3所述的一种神经网络加速器的计算硬件架构,其特征在于,所述内部缓存单元通过数据传输通路分别与张量乘法计算电路、存储器内部接口和存储器外部接口相连包括:

5.根据权利要求3所述的一种神经网络加速器的计算硬件架构,其特征在于,所述内部缓存单元通过数据传输通路分别与张量乘法计算电路、存储器内部接口和...

【专利技术属性】
技术研发人员:陈沛毓焉逢运
申请(专利权)人:杭州微纳核芯电子科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1