【技术实现步骤摘要】
本申请涉及半导体，具体而言，涉及一种寄存器的设置方法和装置、存储介质及电子装置。
技术介绍
1、寄存器重定时作为一种成熟的技术已经被广泛应用于主流eda(electronicdesign automation，电子设计自动化，简称eda)综合工具。在这些工具中，寄存器重定时在asic芯片(application specific integrated circuit,专用集成电路，简称asic)、fpga芯片(field programmable gate array，现场可编程逻辑门阵列，简称fpga)设计实施依赖于电路在布置(place)、布线(route)、装箱(boxing)等物理设计操作后，得到的各个组合逻辑通路延时。寄存器重定时在rtl设计阶段的使用主要依靠设计人员手动或编码实施，但是人为进行设置之后，交给综合工具或者后端优化可能出现非最优结果的情况，此外，若通过综合工具或者后端执行寄存器重定时算法时，对于大规模与复杂系统可能耗时较长，使得整体开发效率不高。
2、针对相关技术中，当前寄存器重定时常采用人工设置，整...
【技术保护点】
1.一种寄存器的设置方法，其特征在于，应用于寄存器传输级电路设计，包括：
2.根据权利要求1所述寄存器的设置方法，其特征在于，根据级联组合逻辑对应的层级数量和流水级数，得到用于指示所述级联组合逻辑中寄存器分布位置的比特位序列，包括：
3.根据权利要求2所述寄存器的设置方法，其特征在于，所述级联组合逻辑至少包括以下之一：FPGA、ASIC；
4.根据权利要求1所述寄存器的设置方法，其特征在于，根据所述比特位序列在所述级联组合逻辑中设置所述寄存器，包括：
5.根据权利要求1所述寄存器的设置方法，其特征在于，根据所述比特位序列...
【技术特征摘要】
1.一种寄存器的设置方法，其特征在于，应用于寄存器传输级电路设计，包括：
2.根据权利要求1所述寄存器的设置方法，其特征在于，根据级联组合逻辑对应的层级数量和流水级数，得到用于指示所述级联组合逻辑中寄存器分布位置的比特位序列，包括：
3.根据权利要求2所述寄存器的设置方法，其特征在于，所述级联组合逻辑至少包括以下之一：fpga、asic；
4.根据权利要求1所述寄存器的设置方法，其特征在于，根据所述比特位序列在所述级联组合逻辑中设置所述寄存器，包括：
5.根据权利要求1所述寄存器的设置方法，其特征在于，根据所述比特位序列在所述级联组合逻辑中设置所述寄存器之后，所述方法还包括：
6.根据权利要求5所述寄存器的设置方法，其特...
【专利技术属性】
技术研发人员：谭湘斌，
申请(专利权)人：上海星思半导体有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。