【技术实现步骤摘要】
本专利技术涉及比较器，具体涉及一种比较器失调校正电路及方法、电子设备。
技术介绍
1、随着5g通信、物联网和云计算等新一代信息技术的兴起，人们进入了万物互联的大数据时代。应用于日常生活和工业，农业生产等需求的物联网设备将接入网络，这些应用的爆炸性增长将产生海量数据。
2、高速串行传输系统主要应用于计算机输入或输出、网络传输、背板连接等各种互连应用领域，具有复杂性低、稳定性好、节省经济成本等优点。串行-解串系统(serializer-deserializer，serdes)是高速串行传输链路的主要模块，其工作原理是在发射端将低速的并行信号转化为高速的串行信号，并将信号送入物理媒介进行传输，在接收端将高速的串行信号再恢复为低速的并行信号。
3、然而，位于串行-解串系统的数据传输通路上的比较器，由于工艺等原因，可能会出现电压失调的情况，导致无法将高速串行数据转化为低速的并行数据。因此，需要对比较器的失调进行校正。
4、现有对比较器失调进行校正的电路，需要通过模拟电路实现，而模拟电路对工艺的敏感度较高，导致移植性差。
技术实现思路
1、本专利技术要解决的问题是：降低比较器失调校正电路对工艺的敏感度，提高移植性。
2、为解决上述问题，本专利技术实施例提供了一种比较器失调校正电路，所述电路包括：
3、失调判断单元，与比较器的输出端连接，适于接收比较器输出信号，并基于所述比较器输出信号判断所述比较器是否存在失调；
4、失调量
5、数字码值计算单元，与所述失调量计算单元连接，适于基于所述比较器在各个时钟周期数字失调量得到用于补偿输入失调电压的数字失调码值；
6、数模转换单元，与所述数字码值计算单元及所述比较器连接，适于将所述数字失调码值转换为相应的模拟电压值，并利用所述模拟电压值，对所述比较器进行输入失调电压补偿。
7、可选地，所述失调量包括：
8、个数差计算子单元，适于计算第一预设时长内第i个时钟周期的比较器输出信号中，逻辑“0”和逻辑“1”的第一个数差；1≤i≤i，i为第一预设时长包含的时钟周期数量；
9、累加加权子单元，适于将所述第一个数差与各个第二个数差进行累加加权；所述第二个数差，为第1个至第i-1个时钟周期中任意时钟周期内所述比较器输出信号中逻辑“0”和逻辑“1”的个数差；
10、所述失调量计算子单元，适于基于所述累加加权子单元累加加权结果，得到所述比较器在第i个时钟周期的数字失调量。
11、可选地，所述数字码值计算单元，适于按照所选择的转换模式，基于所述比较器在各个时钟周期的数字失调量得到所述数字失调码值。
12、可选地，所述转换模式包括以下至少一种：
13、终值赋值模式，用于指示将所述第一预设时长内各个时钟周期对应的累加加权结果，直接作为相应时钟周期所述的数字失调码值；
14、最值平均模式，用于指示将第二预设时长内各时钟周期对应的加权结果的最大值，与所述第二预设时长内各时钟周期对应的加权结果的最小值，二者的平均值，作为所述数字失调码值；所述第二预设时长为所述第一预设时长的部分时长；
15、累计值平均模式，用于指示将第一预设时长内部分时钟周期对应的累加加权结果的平均值，作为所述数字失调码值。
16、可选地，所述第二预设时长为所述第一预设时长的后半部分时长。
17、可选地，当转换模式为最值平均模式时，所述数字码值计算单元包括：
18、第一计数器，用于对第一预设时长进行计时；
19、第二计数器，用于确定第二预设时长的起始时刻；
20、第一控制子单元，用于在所述第二计数器结束计时时，输出第一控制信号，所述第一控制信号用于控制所述最大值寻找子单元及所述最小值寻找子单元执行最值寻找操作；
21、最大值寻找子单元，用于寻找所述第二预设时长内各时钟周期对应的加权结果的最大值；
22、最小值寻找子单元，用于寻找所述第二预设时长内各时钟周期对应的加权结果的最小值；
23、平均子单元，用于对所找到的加权结果的最大值及加权结果的最小值执行平均操作，得到平均值；
24、输出子单元，用于对所找到的加权结果的最大值及加权结果的最小值执行平均操作，将平均操作结果作为所述数字失调码值；
25、第二控制子单元，用于控制所述输出子单元在所述第一预设时长的最后一时钟周期输出所述数字失调码值。
26、可选地，当转换模式为累计值平均模式时，所述数字码值计算单元包括：
27、第一计数器，用于对第一预设时长t1进行计时；
28、第三计数器，用于确定第三预设时长的起始时刻；
29、第三控制子单元，用于在所述第三计数器结束计时时，输出第三控制信号；
30、累加子单元，用于在所述第三控制信号的控制下，对第三预设时长内操作各时钟周期对应的累加加权结果进行累加操作；
31、第二平均子单元，用于对所述累加子单元的累加操作结果执行平均操作；
32、第四控制子单元，用于输出第四控制信号；
33、第二输出子单元，用于在所述第四控制信号的控制下，将所述第二平均子单元的平均操作结果作为所述数字失调码值，并输出。
34、可选地，所述电路还包括：
35、数据保持单元，适于当所选择的转换模式为终值赋值模式时，接收所述数字码值计算单元输出的各时钟周期的数字失调码值，并在连续预设数量时钟周期对应的数字失调码值均相同时，将所述数字失调码值发送至所述数模转换单元。
36、可选地，所述失调量计算子单元，适于在所选择的模式为终值赋值模式时，基于所述累加加权子单元各时钟周期的累加加权结果分别与累加临界值的比较结果，确定所述失调量获取单元累加加权子单元的最终输出。
37、可选地，所述失调量计算子单元，适于在所选择的模式为最值平均模式或累计值平均模式时，基于所述累加加权子单元最后一时钟周期的累加加权结果与累加临界值之间的比较结果，确定所述失调量获取单元累加加权子单元的最终输出。
38、可选地，所述累加加权子单元对所述第一个数差与各个第二个数差进行累加加权的权重是可调的。
39、可选地，所述电路还包括：
40、串并转换单元，与所述比较器的输出端连接，适于对所述比较器输出信号进行串并转换，并将串并转换结果输出至所述失调判断单元。
41、可选地，所述数模转换单元，适于利用预设的数字失调码值与模拟电压值之间的对应关系，将所述数字失调码值转换为相应的模拟电压值。
42、可选地，所述失调量获取单元，适于接收输入的失调量数值，并将所接收的失调量数值，作为所述比较器的数字失调量。
43、本专利技术实施本文档来自技高网...
【技术保护点】
1.一种比较器失调校正电路，其特征在于，包括：
2.如权利要求1所述的比较器失调校正电路，其特征在于，所述失调量包括：
3.如权利要求2所述的比较器失调校正电路，其特征在于，所述数字码值计算单元，适于按照所选择的转换模式，基于所述比较器在各个时钟周期的数字失调量得到所述数字失调码值。
4.如权利要求3所述的比较器失调校正电路，其特征在于，所述转换模式包括以下至少一种：
5.如权利要求4所述的比较器失调校正电路，其特征在于，所述第二预设时长为所述第一预设时长的后半部分时长。
6.如权利要求4所述的比较器失调校正电路，其特征在于，当转换模式为最值平均模式时，所述数字码值计算单元包括：
7.如权利要求4所述的比较器失调校正电路，其特征在于，当转换模式为累计值平均模式时，所述数字码值计算单元包括：
8.如权利要求4所述的比较器失调校正电路，其特征在于，还包括：
9.如权利要求2所述的比较器失调校正电路，其特征在于，所述失调量计算子单元，适于在所选择的模式为终值赋值模式时，基于所述累加加权子单元
10.如权利要求2所述的比较器失调校正电路，其特征在于，所述失调量计算子单元，适于在所选择的模式为最值平均模式或累计值平均模式时，基于所述累加加权子单元最后一时钟周期的累加加权结果与累加临界值之间的比较结果，确定所述失调量获取单元累加加权子单元的最终输出。
11.如权利要求2所述的比较器失调校正电路，其特征在于，所述累加加权子单元对所述第一个数差与各个第二个数差进行累加加权的权重是可调的。
12.如权利要求2所述的比较器失调校正电路，其特征在于，还包括：
13.如权利要求1所述的比较器失调校正电路，其特征在于，所述数模转换单元，适于利用预设的数字失调码值与模拟电压值之间的对应关系，将所述数字失调码值转换为相应的模拟电压值。
14.如权利要求1所述的比较器失调校正电路，其特征在于，所述失调量获取单元，适于接收输入的失调量数值，并将所接收的失调量数值，作为所述比较器的数字失调量。
15.一种比较器失调校正方法，其特征在于，包括：
16.如权利要求15所述的比较器失调校正方法，其特征在于，采用以下方法获取所述比较器在第i个时钟周期的数字失调量：
17.如权利要求16所述的比较器失调校正方法，其特征在于，所述基于所述比较器的在各个时钟周期数字失调量得到用于补偿输入失调电压的数字失调码值，包括：
18.如权利要求17所述的比较器失调校正方法，其特征在于，所述转换模式包括以下至少一种：
19.如权利要求15所述的比较器失调校正方法，其特征在于，还包括：
20.一种电子设备，其特征在于，包括权利要求1至14任一项所述的比较器失调校正电路。
...【技术特征摘要】
1.一种比较器失调校正电路，其特征在于，包括：
2.如权利要求1所述的比较器失调校正电路，其特征在于，所述失调量包括：
3.如权利要求2所述的比较器失调校正电路，其特征在于，所述数字码值计算单元，适于按照所选择的转换模式，基于所述比较器在各个时钟周期的数字失调量得到所述数字失调码值。
4.如权利要求3所述的比较器失调校正电路，其特征在于，所述转换模式包括以下至少一种：
5.如权利要求4所述的比较器失调校正电路，其特征在于，所述第二预设时长为所述第一预设时长的后半部分时长。
6.如权利要求4所述的比较器失调校正电路，其特征在于，当转换模式为最值平均模式时，所述数字码值计算单元包括：
7.如权利要求4所述的比较器失调校正电路，其特征在于，当转换模式为累计值平均模式时，所述数字码值计算单元包括：
8.如权利要求4所述的比较器失调校正电路，其特征在于，还包括：
9.如权利要求2所述的比较器失调校正电路，其特征在于，所述失调量计算子单元，适于在所选择的模式为终值赋值模式时，基于所述累加加权子单元各时钟周期的累加加权结果分别与累加临界值的比较结果，确定所述失调量获取单元累加加权子单元的最终输出。
10.如权利要求2所述的比较器失调校正电路，其特征在于，所述失调量计算子单元，适于在所选择的模式为最值平均模式或累计值平均模式时，基于所述累加加权子单元最后一时钟周期的累加加权结果...
【专利技术属性】
技术研发人员：夏天，徐烈伟，俞剑，陈宁，
申请(专利权)人：上海复旦微电子集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。