薄TIM无核高密度无凸点封装的形成方法和由此形成的结构技术

本发明专利技术描述形成微电子器件结构的方法。这些方法可包括：将多个支承环放置在支承架的粘性层上，其中支承环被置于支承架的空腔内；将多个薄管芯放置在支承架的底座上，其中薄管芯的顶面基本与支承环的顶面齐平；然后在管芯的顶面上堆积多层。

【技术实现步骤摘要】
薄TIM无核高密度无凸点封装的形成方法和由此形成的结构
技术介绍
微电子管芯在被用于封装应用中时可提供很多优点。例如，在 将这种薄管芯用在微电子结构和/或微电子封装结构中时可提高热和电性能。附图简述 尽管说明书归纳出具体指出并明确要求被视为本专利技术的权利要 求，但在结合附图阅读本专利技术的以下描述可更容易地确定本专利技术的优点，附图 中 图la-lm示出根据本专利技术的实施例的结构。 具体实施例方式在以下的详细描述中，对作为例示示出实施本专利技术的特定实施 例的附图进行参考。足够详细地描述这些实施例以使本领域的技术人员能够实 施本专利技术。可以理解，本专利技术的各实施例尽管不同但未必相互排斥。例如，本文中结合一个实施例描述的特定特征、结构或特性可在不背离本专利技术的精神和 范围的情况下在其他实施例中实现。此外，将理解可在不背离本专利技术的精神和 范围的情况下修改每个公开的实施例中各元件的位置和安排。因此，以下的详 细描述不是限制的意思，且本专利技术的范围仅由适当解释的所附权利要求连同权 利要求授权的全范围的等价技术方案所限制。附图中，各视图中相同的附图标 记指示相同或相似功能。 描述形成微电子结构的方法。这些方法可包括将多个支承环 放置在支承架的粘性层上，其中支承环被置于支承架的空腔内；将多个薄管芯 放置在支承架的底座上，其中薄管芯的顶面基本与支承环的顶面齐平；然后在 管芯的顶面上堆积叠加多个层。本专利技术的方法使得具有薄的热界面材料(TIM) 的薄管芯能够用在例如高密度无核无凸点微电子封装中。这种实现显著提高了利用本专利技术的方法和结构的微电子结构的热和/或电性能。 图la-lm示出形成微电子结构的方法的实施例，例如用于形成 部分无凸点、无核微电子封装的方法。图la示出衬底支架100的横截面。衬 底支架100可为管芯的放置提供支承结构，且还可包括底座104和空腔102。 空腔可具有深度103，其中深度103的大小可取决于具体应用。 可在衬底支架100上形成基本覆盖底座104和空腔102的可释 放层106。在一个实施例中，可释放层106可包括随后可被固化的硅酮层。在 其他实施例中，可释放层106可包括任何在固化后有粘性的材料，且可提供对 随后放置在支承架IOO上的管芯的相当大的粘附力，但还不是强到阻止在后续 处理步骤期间管芯从支承架IOO脱离的粘结剂。 可将至少一个支承环108放置在释放层108上，其中可将各个 支承环108放置在各个空腔102内(图lb)。在一个实施例中，可利用拾取和放 置技术来放置至少一个支承环108的每一个，如本领域中所已知的。在一个实 施例中，该至少一个支承环108可包括FR4(阻燃剂4)、铜、SS(不锈钢)、铝、 硅和陶瓷材料中的至少之一。在一个实施例中，至少一个支承环108的高度115 可高于底座104的高度117。在一个实施例中，支承环高度115和底座105高 度117之差可以约是随后放置在底座104上的管芯的高度(即厚度)。在至少一 个支承环108的侧壁111和支承架100的底座104的侧壁103之间可存在间隙 109。 图lc描述了设置在支承架IOO上的支承环108的俯视图，其中 空腔102由支承环108包围。在另一实施例中，至少一个支承环108可被预先 构造成支承环镶板IIO(图ld)，使得支承环镶板110可被放置在支承架100的 多个空腔102中(图le)。在一个实施例中，支承环110的高度115可高于它们 包围的多个底座104的高度117。 在一个实施例中，可将至少一个管芯112放置在至少一个底座 104上(图lf)，使得管芯的晶体管侧面向上，而管芯的后侧119设置在释放层 106上。在一个实施例中，可通过利用拾取和放置工艺来将至少一个管芯放置 在至少一个底座104上。可释放层106可将至少一个管芯112保持基本平坦并 将其保持在衬底支架100的至少一个底座104的适当位置上。 在一个实施例中，至少一个管芯112的厚度114可与支承架108 的高度115和底座104的高度117之差基本相同。在一个实施例中，至少一个 管芯112的厚度114可介于约25微米至约500微米。在一个实施例中，至少 一个管芯112可与至少一个支承环108的顶面116基本齐平。以此方式，可显 著减小和/或消除管芯翘曲，因此在利用本专利技术的各实施例制造器件期间大大提 高可靠性和成品率。 在一个实施例中，包封剂118可分散在间隙109内，它用于包 封衬底支架100内的至少一个管芯112 (图lg)。然后可使包封剂118固化， 且在某些实施例中，包封剂118可包括低粘度聚合物。包封剂118可基本填充 间隙109，且还可将至少一个管芯112连接至至少一个支承环108。在某些情 况下，包封剂可包括在机械强度大的材料。必须足够注意以保证没有包封剂118 分散在至少一个管芯112的顶面120上，因为包封剂可污染管芯顶侧的导电焊 盘并干扰管芯和积层之间的电连接。 在某些实施例中，包封剂118可为设置在衬底支架100上的管 芯112提供机械刚度和强度，因此减少管芯翘曲问题。因为在堆积多个层之前 将至少一个支承环108放置在衬底支架上，所以可将管芯的厚度修整成与底座 和至少一个支承环之间的高度差基本上相同，所以这允许以基本平坦的方式放置非常薄的TIM(在随后的组装处理期间)，且还提供用于避免管芯翘曲的机械 刚度。 可将各种衬底积层122添加至至少一个管芯112的顶面120和 支承环108的顶面116(图lh)，其中衬底积层122可构成例如一部分封装。积 层122可包括诸如电介质层和铜层之类的材料，但积层122的具体成分将取决 于具体应用。 在一个实施例中，衬底积层122、至少一个管芯112、包封剂118 和至少一个支承环108可构成一部分封装结构124。在一个实施例中，封装结 构124可包括一部分高密度、无核、无凸点封装结构124，其中至少一个管芯 112可不使用凸点一例如不使用焊料凸点一而与封装衬底积层122电连接。 可通过将支承架100从封装结构124拉开来而从封装结构124 释放126支承架IOO(图li)。由于与至少一个管芯112与封装结构124的粘附力相比，释放层106和至少一个管芯112之间的粘附力较弱，因此可从封装结 构124容易地去除衬底支架100。在一个实施例中，封装结构124可被单片化 128成包含单个管芯的单独部分(图lj)。 在一个实施例中，可将热界面材料(TIM)130附连至至少一个管 芯112的后侧U9(图lk-ll)。在一个实施例中，TIM 130可具有约10微米至约 150微米的厚度，且在某些实施例中可包括预制焊料(solder perform)。诸如但 不限于散热片的排热结构132可被附连至TIM 130。图lm描述了一部分高密 度、无核、无凸点封装结构136，其中至少一个管芯112可不使用凸点一例如 不使用焊料凸点一而与积层122电连接134。 在用于封装应用中时薄微电子管芯112的使用可提供很多优点。 例如，当这种薄管芯112与薄(TIM)130结合时可增强热性能。在某些情况下， 这种薄管芯112的厚度114可比用于将薄管芯112放入封装结构124的衬底支 架100的厚度140小很多(图li)。 因此本文档来自技高网...

【技术保护点】
一种方法，其包括：　在支承架上形成释放层，其中所述支承架包括至少一个底座；　将多个支承环放置在所述释放层上；　将多个薄管芯放置在所述底座上，其中所述薄管芯的顶面与所述支承环的顶面基本齐平；　用包封剂填充所述管芯的侧壁 和所述支承环的侧壁之间的间隙；　在所述管芯的顶面上堆积多个层。

【技术特征摘要】
US 2007-9-25 11/861,1831. 一种方法，其包括在支承架上形成释放层，其中所述支承架包括至少一个底座；将多个支承环放置在所述释放层上；将多个薄管芯放置在所述底座上，其中所述薄管芯的顶面与所述支承环的顶面基本齐平；用包封剂填充所述管芯的侧壁和所述支承环的侧壁之间的间隙；在所述管芯的顶面上堆积多个层。2. 如权利要求l所述的方法，其特征在于，还包括将所述支承架从所 述释放层释放。3. 如权利要求l所述的方法，其特征在于，还包括将所述管芯单片化 成单个封装。4. 如权利要求1所述的方法，其特征在于，还包括将薄TIM附连至所 述管芯的底面。5. 如权利要求4所述的方法，其特征在于，还包括将散热片附连至所 述薄TIM。6. 如权利要求4所述的方法，其特征在于，所述管芯和积层之间的至少一 个互连包括无凸点管芯衬底互连。7. —种方法，其包括将多个支承环放置在支承架的释放层上，其中所述支承环置于所述支承架 的空腔内；将多个薄管芯放置在所述支承架的底座上，其中所述薄管芯的顶面与所述 支承环的顶面基本齐平；在所述管芯的顶面上堆积多个层。8. 如权利要求7所述的方法，其特征在于，还包括用包封剂填充所述 管芯的侧壁和所述支承环的侧壁之间的间隙。9. 如权利要求7所述的方法，其特征在于，所述管芯具有在约25微 米至...

【专利技术属性】
技术研发人员：汤加苗，D陆，赵柔刚，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]