低功耗参考电压缩放型Cyclic ADC电路及高速CMOS图像传感器制造技术

本发明专利技术公开了低功耗参考电压缩放型Cyclic ADC电路及高速CMOS图像传感器。Cyclic ADC电路采用差分结构和RSD冗余编码技术，包括运算放大器、采样电容阵列、反馈电容阵列、1.5位sub‑DAC、1.5位sub‑ADC；1.5位sub‑DAC通过开关选择输出参考电压；每一个采样电容通过1.5位sub‑ADC输出的D1、D0码值选择连通参考电压，在最高位量及其余位量化时，通过改变采样电容和反馈电容的拓扑结构，使得反馈电容值等于2倍采样电容值，实现1倍或2倍增益，同时根据输出码值调整输入参考电压，得到余量电压。本发明专利技术能够在不增加功耗的前提下，实现像素信号的量化。

【技术实现步骤摘要】

本专利技术涉及cmos图像传感器，特别是涉及一种用于高速cmos图像传感器的低功耗参考电压缩放型cyclic adc电路及高速cmos图像传感器。

技术介绍

1、高帧率和低功耗是cmos图像传感器的关键性能参数，尤其是在移动设备中。循环adc(cyclic adc)与流水线adc相比，其结构简单；与逐次逼近型adc相比，其具有规模较小的电容阵列。cyclic adc相较于其他结构在面积、速度、分辨率方面具有较好的折中，被广泛应用在高速cmos图像传感器中。

2、由于cyclic adc结构采用运算放大器(operational amplifier,opa)结构，其功耗相较于逐次逼近型adc较大。在先进工艺下，电源电压逐渐下降，采用单级放大器(operational transconductance amplifier,ota)构成的运算放大器结构输出摆幅受到电源电压的限制，进而导致cyclic adc所能量化的输入信号范围降低，影响cmos图像传感器的动态范围(dynamic range,dr)。同时要保证较高的动态范围和cyclic adc输本文档来自技高网...

【技术保护点】

1.低功耗参考电压缩放型Cyclic ADC电路，其特征在于，用于高速CMOS图像传感器，采用差分结构和RSD冗余编码技术，包括运算放大器、采样电容阵列、反馈电容阵列、1.5位sub-DAC、1.5位sub-ADC；1.5位sub-DAC通过开关选择输出参考电压VREFP+、VREFN+、VREFP-、VREFN-、VCM；每一个采样电容通过1.5位sub-ADC输出的D1、D0码值选择连通参考电压VREFP+、VREFN+、VREFP-、VREFN-、VCM，在最高位量及其余位量化时，通过改变采样电容和反馈电容的拓扑结构，使得反馈电容值等于2倍采样电容值，实现1倍或2倍增益，同时根据输...

【技术特征摘要】

1.低功耗参考电压缩放型cyclic adc电路，其特征在于，用于高速cmos图像传感器，采用差分结构和rsd冗余编码技术，包括运算放大器、采样电容阵列、反馈电容阵列、1.5位sub-dac、1.5位sub-adc；1.5位sub-dac通过开关选择输出参考电压vrefp+、vrefn+、vrefp-、vrefn-、vcm；每一个采样电容通过1.5位sub-adc输出的d1、d0码值选择连通参考电压vrefp+、vrefn+、vrefp-、vrefn-、vcm，在最高位量及其余位量化时，通过改变采样电容和反馈电容的拓扑结构，使得反馈电容值等于2倍采样电容值，实现1倍或2倍增益，同时根据输出码值调整输入参考电压，得到余量电压。

2.根据权利要求1所述低功耗参考电压缩放型cyclic adc电路，其特征在于，cyclicadc电路的输入信号vin的范围为-vr<vin<vr。

3.根据权利要求2所述低功耗参考电压缩放型cyclic adc电路，其特征在于，最高位量化时，输入信号vin分别与阈值电压vr/4和-vr/4比较，当采样输入电压vin>vr/4时，输出码值10；当采样输入电压-vr/4<vin<vr/4时，输出码值01；如果vin<-vr/4，则输出码值00。

4.根据权利要求3所述低功耗参考电压缩放型cyclic adc电路，其特征在于，最高位量化时的余量电压表示为vres,1＝vin-k×vr/2，其中，k＝-1、0、3/2，当输出码值为10时，k＝3/2，当输出码值为01时，k＝0，当输出码值为00时，k＝-1；根据不同的码值和1倍增益，实现了输出余量电压范围降低为cyclic adc输入信号范围的3/8。

5.根据权利要求4...

【专利技术属性】
技术研发人员：徐江涛，贾少鹏，马彪，聂凯明，高静，
申请(专利权)人：天津大学，
类型：发明
国别省市：