【技术实现步骤摘要】
本申请涉及电路，特别是涉及一种时钟相位同步电路和芯片。
技术介绍
1、在芯片设计中，时钟作为同步脉冲的核心元素，对于确保电路的正确运行至关重要。在理想的同步电路体系中，同一时钟域内所有寄存器应同时接收到时钟信号的跳变沿。然而，实际物理条件限制使得这种理想同步难以实现，导致时钟信号到达各个寄存器的时间存在差异，即所谓的时钟歪斜。
2、为了最大程度地缩小时钟歪斜，电路可以采用时钟树结构，确保各个寄存器在相对接近的时间点捕获时钟边沿，维持系统同步。但是，构建时钟树不可避免地会占用大量的布线资源，并且功耗较大。
3、为应对功耗问题，常采用多频时钟策略，也即，从时钟源向所有主功能模块供给高频时钟，由各主功能模块内部自己产生低频时钟，从而达到降低功耗的目的。然而，多个主功能模块之间，由于低频时钟可能不是同时产生的，因此，多个主功能模块产生的低频信号的相位存在不一致的问题，这可能会影响跨模块数据传输的同步性和系统整体性能。
技术实现思路
1、基于此，有必要提供一种时钟相位同步电路...
【技术保护点】
1.一种时钟相位同步电路，其特征在于，包括：时钟源模块、打拍模块以及至少两个分频器；
2.根据权利要求1所述的时钟相位同步电路，其特征在于，所述一部分分频器包括：
3.根据权利要求2所述的时钟相位同步电路，其特征在于，所述相位计数单元还用于在计数值为n-1的情况下，将计数值置为0。
4.根据权利要求3所述的时钟相位同步电路，其特征在于，所述打拍模块包括m个级联的打拍单元，所述m个级联的打拍单元的第一打拍单元的输入端与所述时钟源模块连接，第m打拍单元的输出端与所述至少一部分分频器的输入端连接，第i打拍单元用于对其接收的分频器使能信号进...
【技术特征摘要】
1.一种时钟相位同步电路，其特征在于，包括：时钟源模块、打拍模块以及至少两个分频器；
2.根据权利要求1所述的时钟相位同步电路，其特征在于，所述一部分分频器包括：
3.根据权利要求2所述的时钟相位同步电路，其特征在于，所述相位计数单元还用于在计数值为n-1的情况下，将计数值置为0。
4.根据权利要求3所述的时钟相位同步电路，其特征在于，所述打拍模块包括m个级联的打拍单元，所述m个级联的打拍单元的第一打拍单元的输入端与所述时钟源模块连接，第m打拍单元的输出端与所述至少一部分分频器的输入端连接，第i打拍单元用于对其接收的分频器使能信号进行打拍，并对接收的时钟相位信息加一，第i打拍单元还用于在其接收的时钟相位信息为n-1的情况下，将时钟相位信息置为0，并输出0，其中，1≤i≤m。
5.根据权利要求4所述的时钟相位同步电路，其特征在于，m与所述打拍模块连接的所述时钟源模块、所述分频器之间的距离正相关。
6.根据权...
【专利技术属性】
技术研发人员：张学利，黄进建，
申请(专利权)人：成都云豹创芯智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。