【技术实现步骤摘要】
本专利技术涉及电子领域，尤其涉及一种应用于高速比较器的限幅电路。
技术介绍
1、在集成电路系统中，二极管是基本逻辑器件，在电路中有许多应用，如附图1所示，左图显示了基本数字逻辑电路输出级，pmos的衬底可以用于防止过压漏电，假设电源vdd关掉后，输出端out加一个5v电压，或者是电源vdd正常上电，输出端out突然到来一个比vdd大很多的电压，在pmos衬底接vdd时，会导致瞬间从输出端流向vdd的大电流，此时添加一个二极管就可以有效防止这两种情况下的大电流。如附图1所示，右侧显示了二极管用于保护器件的功能，当正常工作的nmos的漏端电压异常变高时，通过旁边pmos的二极管接法，可以限幅保护左侧的nmos。比较器同样是重要的基础逻辑电路，高速比较器在过压过流检测电路、采样电路等领域有许多应用，为实现更高速的模拟比较器，常见思路是传输中间级采取限幅操作，但这种做法会消耗额外功耗，且限幅程度不可调。传统的限幅结构为达到折叠共源共栅负载输出端限幅的效果，多加了一级共源放大级，还会外加两个二极管；这样的做法需要额外消耗一支电流，且幅度范围只被两...
【技术保护点】
1.一种应用于高速比较器的限幅电路，其特征在于：包括共源共栅的PMOS管模块电路(1)、共源共栅的NMOS管模块电路(2)、D3二极管(31)、D4二极管(33)和R1电阻(32)；所述D3二极管(31)的正极通过R1电阻(32)与D4二极管(33)的负极电性连接；所述D3二极管(31)的负极和D4二极管(33)的正极共同与NMOS管模块电路(2)中MN9晶体管(23)的栅极电性连接，所述PMOS管模块电路(1)的两个信号输出端分别电性连接D3二极管(31)的正极和负极，所述NMOS管模块电路(2)的两个信号输出端分别电性连接D4二极管(33)的正极和负极；所述R1电...
【技术特征摘要】
1.一种应用于高速比较器的限幅电路，其特征在于：包括共源共栅的pmos管模块电路(1)、共源共栅的nmos管模块电路(2)、d3二极管(31)、d4二极管(33)和r1电阻(32)；所述d3二极管(31)的正极通过r1电阻(32)与d4二极管(33)的负极电性连接；所述d3二极管(31)的负极和d4二极管(33)的正极共同与nmos管模块电路(2)中mn9晶体管(23)的栅极电性连接，所述pmos管模块电路(1)的两个信号输出端分别电性连接d3二极管(31)的正极和负极，所述nmos管模块电路(2)的两个信号输出端分别电性连接d4二极管(33)的正极和负极；所述r1电阻(32)的阻值大小的调节，使得限幅电路输出电压信号的幅度大小发生改变。
2.根据权利要求1所述的一种应用于高速比较器的限幅电路，其特征在于：所述pmos管模块电路(1)包括mp6晶体管(11)、mp7晶体管(12)、mp8晶体管(13)和mp9晶体管(14)；所述mp6晶体管(11)的栅极和mp7晶体管(12)的栅极电性连接，所述mp6晶体管(11)的漏极电性连接mp8晶体管(13)的源极；所述mp7晶体管(12)的漏极电性连接mp9晶体管(14)的源极，所述mp8晶体管(13)的栅极和mp9晶体管(14)的栅极电性连接；所述mp6晶体管(11)和mp7晶体管(12)的源极电性连接vdd电源；所述mp6晶体管(11)的漏极和mp7晶体管(12)的漏极均作为pmos管模块电路(1)的输入端。
3.根据权利要求2所述的一种应用于高速比较器的限幅电路，其特征在于：所述pmos管模块电路(1)中mp8晶体管(13)的漏极与mp9晶体管(14)的漏极均作为pmos管模块电路(1)的输出端；所述mp8晶体管(13)的漏极与d3二极管(31)的负极电性连接，所述mp9晶体管(14)的漏极与d3二极管(31)的正极电性连接。
4.根据权利要求1所述的一种应用于高速比较器的限幅电路，其特征在于：所述nmos管模块电路(2)包括mn7晶体管(21)、mn8晶体管(22)、mn9晶体管(23)和mn10晶体管(24)；所述mn7晶体管(21)的栅极与mn8晶体管(22)的栅极电性连接，所述mn7晶体管(21)的源极电性连接mn9晶体管(23)的漏极；所述mn8晶体管(22)的源极电性连接mn10晶体管(24)的漏极，所述mn9晶体管(23)的栅...
【专利技术属性】
技术研发人员：胡伟波，吴笛扬，徐耀峰，燕翔，秦克凡，杨尚争，
申请(专利权)人：江苏谷泰微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。