基于SPI的可动态重配置片间FPGA的数据传输系统技术方案

本发明专利技术公开了一种基于SPI的可动态重配置片间FPGA的数据传输系统，包括：系统主端、系统从端；系统主端包括前端数据处理模块、主端重发模块、主端数据处理模块、主端数据校验模块、主端反馈模块以及动态时钟输出模块；系统从端包括后端数据处理模块、从端重发模块、从端数据处理模块、从端数据校验模块、从端反馈模块。本发明专利技术通过调整SPI采样沿以及动态重配置的方法，使得片间FPGA数据传输系统较UART等低速协议变得更高速稳定。

【技术实现步骤摘要】

本专利技术涉及spi通信领域，具体地说是一种基于spi的可动态重配置片间fpga数据传输系统。

技术介绍

1、随着集成电路设计复杂度的提高和规模的扩大，用于集成电路测试的专用仪器设备——ic测试仪也不断更新迭代。在某些测试仪中，单片fpga往往较难承担起这种复杂的工作，这就需要将两片甚至多片fpga进行互联通信来满足用户需求。

2、现有的技术中，虽然有一些片间fpga数据传输的方案，但大多数用一些uart等低速协议去做，或者是用自定义协议，而自定义协议可能存在着自身固有的缺陷，使得片间fpga数据传输无法正确传输。另外，由于xilinx器件的原因，输入输出io pin会带有buffer缓冲器，具有一定的延时。不同的cmos驱动电平以及不同的数据传输频率会有不同的延时。对于高速的传输系统而言，延时是不能接受的。

技术实现思路

1、针对上述现有技术的不足之处，本专利技术提供一种基于spi的可动态重配置片间fpga数据传输系统，以期能通过更改spi采样数据以及动态重配置的方法，使片间fpga数据传输系统本文档来自技高网...

【技术保护点】

1.一种基于SPI的可动态重配置片间FPGA的数据传输系统，其特征在于，包括：系统主端、系统从端；

2.根据权利要求1所述的基于SPI的可动态重配置片间FPGA的数据传输系统，其特征是，所述动态时钟输出模块包括：动态时钟输出写逻辑单元、主端第二时钟IP核；

3.根据权利要求1所述的基于SPI的可动态重配置片间FPGA的数据传输系统，其特征是，所述主端重发模块包括：主端第一计数逻辑单元、主端第二计数逻辑单元；

4.根据权利要求1所述的基于SPI的可动态重配置片间FPGA的数据传输系统，其特征是，所述主端数据校验模块包括：主端数据发送校验模块、主端数据接收...

【技术特征摘要】

1.一种基于spi的可动态重配置片间fpga的数据传输系统，其特征在于，包括：系统主端、系统从端；

2.根据权利要求1所述的基于spi的可动态重配置片间fpga的数据传输系统，其特征是，所述动态时钟输出模块包括：动态时钟输出写逻辑单元、主端第二时钟ip核；

3.根据权利要求1所述的基于spi的可动态重配置片间fpga的数据传输系统，其特征是，所述主端重发模块包括：主端第一计数逻辑单元、主端第二计数逻辑单元；

4.根据权利要求1所述的基于spi的可动态重配置片间fpga的数据传输系统，其特征是，所述主端数据校验模块包括：主端数据发送校验模块、主端数据接收校验模块；

5.根据权利要求1所述的基于spi的可动态重配置片间fpga的数据传输系统，其特征是，所述主端数据处理模块包括：主端帧控制逻辑单元、主端帧计数逻辑单元、主端接收数据过滤逻辑单...

【专利技术属性】
技术研发人员：梁华国，刘新颖，张灵慧，鲁迎春，黄正峰，易茂祥，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：