用于快速补货的８位逻辑电路制造技术

本发明专利技术提供了一种用于快速补货的８位逻辑电路，包括３个８位输入信号端、一个脉冲输入信号端、一个使能信号端、１个８位输出信号端、３个八位寄存器、４个与门、１个非门、１个或门、１个比较器和２个减法器；３个８位输入信号端接收的信号分别表示实际库存量、本次订单量和安全库存量，８位输出信号端输出需要补货的数量值，该逻辑电路具有控制精度高，容易实现，速度快的特点，能显著提高补货流程的工作效率。

【技术实现步骤摘要】

本专利技术属于电子技术应用领域，涉及一种用于快速补货的8位逻辑电路。
技术介绍
补货作业是配送中心分拣工作的后备支持作业，直接影响了配送中心的工作效率和经营业绩。随着消费时代的来临，终端客户要求配送中心以高速度完成工作，在短时间内完成大批量、多种类的分拣任务，对快速补货提出了更高要求。而当前的补货作业依然采取人工记录，人工提取的方式进行，存在如下的问题 (1)补货效率低，由于采用的是纸质记录和人工传递，信息获取的速度慢，不能及时了解分拣线上库存数量； (2)由于人工操作，对是否需要补货的判断存在主观性，没有定量的衡量标准。 国内外对分拣补货的研究较少，主要集中在补货的品种和补货的策略上。对于针对快速分拣线路货物及时补充所用的逻辑电路，国内外尚无相关的报道。
技术实现思路
为解决以上难题，实现对物品进行快速准确补给的目的，该专利技术提供了一种用于快速补货的8位逻辑电路，该电路具有控制精度高，实现方便的特点。 本专利技术的技术解决方案如下 —种用于快速补货的8位逻辑电路，其特征在于，包括3个8位输入信号端、1个脉冲输入信号端(CP)、1个使能信号端(E)、l个8位输出信号端、3个八位寄存器、4个与门、1个非门(B) 、1个或门(T) 、1个比较器(Fl)和2个减法器; 所述的3个8位输入信号端分别为A1-A8、B1-B8、C1-C8，分别表示实际库存量、本次订单量和安全库存量；所述的8位输出信号端为Dl-D8，表示补货需求量；3个八位寄存器分别为第一寄存器(Jl)、第二寄存器(J2)和第三寄存器(J3) ;4个与门分别为第一与门(Yl)、第二与门(Y2)、第三与门(Y3)和第四与门(Y4) ;2个减法器分别为第一减法器(F2)和第二减法器(F3); Al-A8与第一与门(Fl)的一个输入端连接，第一与门(Fl)的另一个输入端接非门(B)的输出端；第一与门(Fl)的输出端接或门(T)的一个输入端；或门(T)的另一个输入端接第二与门(Y2)的输出端；或门(T)的输出端接第一寄存器(Jl)的8位输入端口 ；第一寄存器(Jl)的8位输出端口与比较器(Fl)和第一减法器(F2)和第二减法器(F3)的一个输入端均相连接；Bl-B8连接第三与门(F3)的一个输入端，第三与门(F3)的另一个输入端接比较器(Fl)的输出端；第三与门(F3)的输出端接第二寄存器(J2)的8位输入端口 ；第二寄存器(J2)的8位输出端口与比较器(Fl)和第一减法器(F2)的另一个输入端均相连接； Cl-C8接第三寄存器(J3)的8位输入端口 ；第三寄存器(J3)的8位输出端口与第二减法器(F3)的另一个输入端连接；3 比较器(Fl)的输出端还和非门(B)的输入端以及第二与门(Y2)的一个输入端相 接；第二与门(Y2)的另一个输入端与第一减法器(F2)的输出端相连；非门(B)的输出端 还与第四与门(Y4)的一个输入端连接；第四与门(Y4)的另一个输入端与第二减法器(F3) 的输出端连接；第四与门(Y4)的输出端与D1-D8连接； 脉冲输入信号端(CP)与第一寄存器(Jl)、第二寄存器(J2)和第三寄存器(J3)的 脉冲信号输入端均连接；使能信号端(E)与第一寄存器(Jl)、第二寄存器(J2)和第三寄存 器(J3)的使能信号输入端均连接。 本逻辑电路连接在计算机控制中心和分拣机之间，对订单中物品进行补货处理。 本专利技术的工作原理是 函数发生器F1为比较器，设X1和X2为待比较的两个数。输入X1和X2后，如果 存在X1比X2大，则F1输出为1 ;如果存在X1和X2相等，则F1输出为l，如果存在Xl比X2 小，则F1输出为0。 函数发生器F2为减法器，设X1为减数，X2为被减数，F2的输出为余数。 函数发生器F3为减法器，设X1为减数，X2为被减数，F3的输出为余数。 逻辑电路初始状态为寄存器Jl和J3由Al-A8和Cl-C8写入安全库存数量，寄存器J2清零。 (1)由Bl-B8将本次货物分拣数量写入寄存器J2。 (2)比较器F1从寄存器J1读出实际库存数量为X1，从寄存器J2中读出此次分拣 数量为X2，然后进行逻辑比较。如存在X1 〉X2或X1 二X2则比较器F1输出为l，如存在 XI <X2则比较器F1输出为0。 (3)减法器F2从寄存器J1读出实际库存数量为X1，从寄存器J2中读出分拣数量 为X2进行减法运算。 (4)减法器F3从寄存器J3读出安全库存数量为X1，从寄存器J1中读出实际库存 数量为X2进行减法操作。 (5)如比较器F1输出1，则与门元件Y2和Y3为低阻抗处于导通状态，与门元件Y1 和Y4为高阻抗处于截止状态。减法器F2将减法操作后的差量写入寄存器Jl，此时寄存器 Jl存储的是执行完本次分拣工作后物品的实际库存量，此时分拣机执行物品分拣工作，工 作完成之后，由Bl-B8将下一物品分拣数量写入寄存器J2。 (6)如比较器F1输出0，则与门元件Y1与Y4为低阻抗处于导通状态，与门元件Y2 和Y3为高阻抗处于截止状态。减法器F3将减法操作后的差量输出到输出端D1-D8，此时的 输出数值为本次物品补给量，经补货工作完成之后，由Al-A8将安全库存数量写入寄存器 Jl ，使该逻辑电路处于初始状态，物品的补货工作依次循环进行。 有益效果 (1)采用了减法器、储存器和比较器，用较为简明的方式构建了一种补货用的时序 逻辑电路，易于实现和安装，降低了现有人工补货系统的改造成本； (2)采用了储存器和比较器，能够在补货作业之前先设置好补货参数，规定货物消 耗到达规定下限时开始补货，避免了补货作业中的主观判断。 (3)采用了减法器进行运算，减少了补货过程中因库存消耗引起的人工计算要求， 减轻了工人的劳动强度，且加快了补货作业的速度。提高了补货作用的工作效率，而且克服了人工操作易出错的缺点，能有效减小补货作业的出错率。附图说明 图1是本专利技术的电路原理示意图。具体实施例方式以下将结合图和具体实施过程对本专利技术做进一步详细说明 实施例1 : 参照图1 ， 一种用于快速补货的8位逻辑电路，其特征在于，包括3个8位输入信号端、一个脉冲输入信号端CP、一个使能信号端E、l个8位输出信号端、3个八位寄存器、4个与门、1个非门B、l个或门T、l个比较器F1和2个减法器； 所述的3个8位输入信号端分别为A1-A8、B1-B8、C1-C8，分别表示实际库存量、本次订单量和安全库存量；所述的8位输出信号端为Dl-D8，表示补货需求量；3个八位寄存器分别为第一寄存器Jl、第二寄存器J2和第三寄存器J3 ;4个与门分别为第一与门Yl、第二与门Y2、第三与门Y3和第四与门Y4 ;2个减法器分别为第一减法器F2和第二减法器F3 ; Al-A8与第一与门Fl的一个输入端连接，第一与门Fl的另一个输入端接非门B的输出端；第一与门Fl的输出端接或门T的一个输入端；或门T的另一个输入端接第二与门Y2的输出端；或门T的输出端接第一寄存器Jl的8位输入端口 ；第一寄存器Jl的8位输出端口与比较器F1和第一减法器F2和第二减法器F3的一个输入端均相连接； Bl-B8连接第三与门F3的一个输入端，第三与门F3的另一个输入端接比较器Fl的输出端；第三与门F3的输出端接第二寄存器J2的本文档来自技高网...

【技术保护点】
一种用于快速补货的８位逻辑电路，其特征在于，包括３个８位输入信号端、１个脉冲输入信号端（ＣＰ）、１个使能信号端（Ｅ）、１个８位输出信号端、３个八位寄存器、４个与门、１个非门（Ｂ）、１个或门（Ｔ）、１个比较器（Ｆ１）和２个减法器；所述的３个８位输入信号端分别为Ａ１－Ａ８、Ｂ１－Ｂ８、Ｃ１－Ｃ８，分别表示实际库存量、本次订单量和安全库存量；所述的８位输出信号端为Ｄ１－Ｄ８，表示补货需求量；３个八位寄存器分别为第一寄存器（Ｊ１）、第二寄存器（Ｊ２）和第三寄存器（Ｊ３）；４个与门分别为第一与门（Ｙ１）、第二与门（Ｙ２）、第三与门（Ｙ３）和第四与门（Ｙ４）；２个减法器分别为第一减法器（Ｆ２）和第二减法器（Ｆ３）；Ａ１－Ａ８与第一与门（Ｆ１）的一个输入端连接，第一与门（Ｆ１）的另一个输入端接非门（Ｂ）的输出端；第一与门（Ｆ１）的输出端接或门（Ｔ）的一个输入端；或门（Ｔ）的另一个输入端接第二与门（Ｙ２）的输出端；或门（Ｔ）的输出端接第一寄存器（Ｊ１）的８位输入端口；第一寄存器（Ｊ１）的８位输出端口与比较器（Ｆ１）和第一减法器（Ｆ２）和第二减法器（Ｆ３）的一个输入端均相连接；Ｂ１－Ｂ８连接第三与门（Ｆ３）的一个输入端，第三与门（Ｆ３）的另一个输入端接比较器（Ｆ１）的输出端；第三与门（Ｆ３）的输出端接第二寄存器（Ｊ２）的８位输入端口；第二寄存器（Ｊ２）的８位输出端口与比较器（Ｆ１）和第一减法器（Ｆ２）的另一个输入端均相连接；Ｃ１－Ｃ８接第三寄存器（Ｊ３）的８位输入端口；第三寄存器（Ｊ３）的８位输出端口与第二减法器（Ｆ３）的另一个输入端连接；比较器（Ｆ１）的输出端还和非门（Ｂ）的输入端以及第二与门（Ｙ２）的一个输入端相接；第二与门（Ｙ２）的另一个输入端与第一减法器（Ｆ２）的输出端相连；非门（Ｂ）的输出端还与第四与门（Ｙ４）的一个输入端连接；第四与门（Ｙ４）的另一个输入端与第二减法器（Ｆ３）的输出端连接；第四与门（Ｙ４）的输出端与Ｄ１－Ｄ８连接；脉冲输入信号端（ＣＰ）与第一寄存器（Ｊ１）、第二寄存器（Ｊ２）和第三寄存器（Ｊ３）的脉冲信号输入端均连接；使能信号端（Ｅ）与第一寄存器（Ｊ１）、第二寄存器（Ｊ２）和第三寄存器（Ｊ３）的使能信号输入端均连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：赖明勇，王陆玲，肖伟，彭汝佳，
申请(专利权)人：湖南大学，
类型：发明
国别省市：43[中国|湖南]