【技术实现步骤摘要】
本说明书涉及计算机应用,具体地说,涉及半导体应用下的错误检测技术,更具体地说,涉及一种错误检测电路、方法及片上系统。
技术介绍
1、各计算机厂商为了提高片上系统的容错能力及可用性,提出ras(reliabilityavailability serviceability,可靠性、可用性和可维护性)验证机制,具体的,在片上系统内各功能模块,比如外设类控制器或片上存储单元等检测可能出现的错误,并将错误按照预设上报路径上报至片上系统的处理器,由处理器修复相应功能模块的错误。通过ras机制可以及时发现片上系统在实际运行中出现的错误,进而调用相应的错误处理方法对错误进行处理,对于提高系统稳定性和可靠性具有重要意义。
2、在片上系统运行过程中,由大量的错误是由于攻击者对片上系统的各个部件的攻击造成的。以故障注入攻击(fault injection attack,fia)为例,故障注入攻击旨在通过损害数据完整性、导致拒绝服务或访问特权信息来篡改目标设备的正常操作,因此,有必要准确检测各种类型的攻击,以针对攻击做出及时响应,保障设备正常运行。
...【技术保护点】
1.一种错误检测电路,其特征在于,包括依次串接的信号产生模块、可调延时模块和信号检测模块,所述错误检测电路被包含于片上系统中的功能模块;其中,
2.根据权利要求1所述的电路,其特征在于,所述延时链路包括多个多路选择开关和多个选择通路;其中,
3.根据权利要求2所述的电路,其特征在于,所述延时支路包括至少一个延时单元,所述延时单元的延时时间为单位时间;
4.根据权利要求2所述的电路,其特征在于,所述配置信号包括多个选择信号,所述多个选择信号与所述多个延时链路一一对应,所述选择信号包括多个子信号,所述多个子信号与所述延时链路中的多个多路
...【技术特征摘要】
1.一种错误检测电路,其特征在于,包括依次串接的信号产生模块、可调延时模块和信号检测模块,所述错误检测电路被包含于片上系统中的功能模块;其中,
2.根据权利要求1所述的电路,其特征在于,所述延时链路包括多个多路选择开关和多个选择通路;其中,
3.根据权利要求2所述的电路,其特征在于,所述延时支路包括至少一个延时单元,所述延时单元的延时时间为单位时间;
4.根据权利要求2所述的电路,其特征在于,所述配置信号包括多个选择信号,所述多个选择信号与所述多个延时链路一一对应,所述选择信号包括多个子信号,所述多个子信号与所述延时链路中的多个多路选择开关一一对应;
5.根据权利要求1所述的电路,其特征在于,所述多个延时链路包括第一延时链路、第二延时链路和第三延时链路;其中,
6.根据权利要求1所述的电路,其特征在于,所述可调延时模块还包括:非延时链路,所述非延时链路的延时时间为零;
7.根据权利要求6所述的电路,其特征在于,所述待测信号包括第一待测子信号、第二待测子信号和第三待测子信...
【专利技术属性】
技术研发人员:郭御风,张明,冯彦朝,钱程东,
申请(专利权)人:飞腾信息技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。