基于RISC-V架构的UART控制器优化方法及系统技术方案

本发明专利技术公开了基于RISC‑V架构的UART控制器优化方法及系统，属于集成电路技术领域，设置两个波特率控制分频寄存器clk_div0和clk_div1，其中clk_div0用于保存分频系数的小数部分，clk_div1用于保存分频系数的整数部分；通过收发控制器对分频系数的小数部分进行处理，当APB时钟周期计数器值等于寄存器clk_div0值的时候，延迟一个APB时钟周期。本发明专利技术修正在APB时钟频率较低的情况下，在使用UART接口进行数据收发的波特率误差。很大程度减小波特率误差，避免错位、乱码等现象发生，提高芯片UART的使用精度，扩展使用场景。

【技术实现步骤摘要】

本专利技术涉及集成电路，具体地说是基于risc-v架构的uart控制器优化方法及系统。

技术介绍

1、risc-v作为一种开源的架构，任何人都可以免费使用、修改和贡献risc-v的指令集和实现。这意味着risc-v具有高度的灵活性和定制性，可以根据不同的应用需求进行优化和扩展。同时，risc-v也具有低成本和低门槛的优势，可以降低芯片设计和制造的费用和难度。

2、同样是因为开源，没有专门的机构对risc-v架构领的芯片外设细节进行完善和优化。在实际使用过程中会发现这样或者那样的问题，给用户带来诸多不便。比如当我们使用uart(universal asynchronous receiver transmitter通用异步收发)接口时，会发现在某些波特率下会出现乱码的情况，尤其是当apb(advanced peripheral bus高级外设总线)总线频率较低的时候。

3、clk_div＝fapb/16/baud

4、其中，clk_div表示分频系数，fapb表示apb总线频率，baud表示当前设置的uart接口波特率。...

【技术保护点】

1.基于RISC-V架构的UART控制器优化方法，其特征在于，

2.根据权利要求1所述的基于RISC-V架构的UART控制器优化方法，其特征在于，所述通过收发控制器对分频系数的小数部分进行处理，方式为：

3.根据权利要求1所述的基于RISC-V架构的UART控制器优化方法，其特征在于，用16倍波特率采样，即正常情况下每16个APB时钟周期计数器cnt_div16加1；

4.根据权利要求3所述的基于RISC-V架构的UART控制器优化方法，其特征在于，RISC-V芯片上电后，计数器uart_cnt、cnt_div16和cnt_div16_add的值都为0...

【技术特征摘要】

1.基于risc-v架构的uart控制器优化方法，其特征在于，

2.根据权利要求1所述的基于risc-v架构的uart控制器优化方法，其特征在于，所述通过收发控制器对分频系数的小数部分进行处理，方式为：

3.根据权利要求1所述的基于risc-v架构的uart控制器优化方法，其特征在于，用16倍波特率采样，即正常情况下每16个apb时钟周期计数器cnt_div16加1；

4.根据权利要求3所述的基于risc-v架构的uart控制器优化方法，其特征在于，risc-v芯片上电后，计数器uart_cnt、cnt_div16和cnt_div16_add的值都为0；

5.根据权利要求4所述的基于risc-v架构的uart控制器优化方法，其特征在于，所述clk_div的小数部分4计算方式为：

6.基于risc-v架构的uart控制器系统，其特征在于，包括两个波特率控制分频寄存器clk_div0和cl...

【专利技术属性】
技术研发人员：赵国峰，赵鑫鑫，姜凯，
申请(专利权)人：山东浪潮科学研究院有限公司，
类型：发明
国别省市：