减少仿真或原型设计中时钟控制和触发器操作的性能开销制造技术

技术编号:42109614 阅读:31 留言:0更新日期:2024-07-25 00:32
第一电路可以被接收,第一电路生成就绪信号,其中就绪信号被用于停止和恢复仿真系统中的时钟信号集合,其中该时钟信号集合从仿真系统中的第一时钟信号导出,其中第一电路包括至少一个电路元件,该至少一个电路元件由时钟信号集合中的第二时钟信号时钟控制,并且其中第二时钟信号比第一时钟信号慢。第一电路可以被第二电路替代,第二电路由第一时钟信号时钟控制,并且其中第二电路预测就绪信号在第二时钟信号的未来时钟沿处的值。

【技术实现步骤摘要】

本公开总体上涉及电路仿真和原型设计。更具体地,本公开涉及使用多周期属性来减少仿真或原型设计中的时钟控制和触发器操作的性能开销。


技术介绍

1、仿真和原型设计可以指代使用仿真系统来复制集成电路(ic)设计的行为。仿真系统可以基于描述ic设计的功能的硬件描述语言代码来进行创建。仿真系统可以被用于验证ic设计。


技术实现思路

1、生成就绪信号的第一电路可以被接收,其中就绪信号被用于停止和恢复仿真系统中的时钟信号集合,其中该时钟信号集合从仿真系统中的第一时钟信号导出,其中第一电路包括至少一个电路元件,该至少一个电路元件被时钟信号集合中的第二时钟信号时钟控制(clock),并且其中第二时钟信号比第一时钟信号慢。第一电路可以被第二电路替代,第二电路被第一时钟信号时钟控制,并且其中第二电路预测就绪信号在第二时钟信号的未来时钟沿(edge)处的值。

2、在本文描述的一些实施例中,第二时钟信号可以通过将第三时钟信号的每个时钟沿与第一时钟信号的对应正时钟沿对齐而生成。在本文描述的一些实施例中,第一时钟信号的对应正时钟本文档来自技高网...

【技术保护点】

1.一种方法,包括:

2.根据权利要求1所述的方法,还包括:通过将第三时钟信号的每个时钟沿与所述第一时钟信号的对应的正时钟沿对齐,生成所述第二时钟信号。

3.根据权利要求2所述的方法,其中所述第一时钟信号的所述对应的正时钟沿是所述第一时钟信号的、最接近所述第三时钟信号的所述时钟沿并且出现在所述第三时钟信号的所述时钟沿之前的正时钟沿。

4.根据权利要求2所述的方法,其中所述第一时钟信号的所述对应的正时钟沿是所述第一时钟信号的、最接近所述第三时钟信号的所述时钟沿并且出现在所述第三时钟信号的所述时钟沿之后的正时钟沿。

5.根据权利要求1所述的方法...

【技术特征摘要】

1.一种方法,包括:

2.根据权利要求1所述的方法,还包括:通过将第三时钟信号的每个时钟沿与所述第一时钟信号的对应的正时钟沿对齐,生成所述第二时钟信号。

3.根据权利要求2所述的方法,其中所述第一时钟信号的所述对应的正时钟沿是所述第一时钟信号的、最接近所述第三时钟信号的所述时钟沿并且出现在所述第三时钟信号的所述时钟沿之前的正时钟沿。

4.根据权利要求2所述的方法,其中所述第一时钟信号的所述对应的正时钟沿是所述第一时钟信号的、最接近所述第三时钟信号的所述时钟沿并且出现在所述第三时钟信号的所述时钟沿之后的正时钟沿。

5.根据权利要求1所述的方法,其中所述第一时钟信号的第一时钟频率大于或等于所述第二时钟信号的第二时钟频率的两倍。

6.根据权利要求1所述的方法,其中所述时钟信号集合中的每个时钟信号由时钟发生器电路集合中的相应的时钟发生器电路生成。

7.根据权利要求6所述的方法,其中所述就绪信号被提供以启用所述时钟发生器电路集合的引脚。

8.一种非暂时性计算机可读介质,包括所存储的指令,所述指令在由处理器执行时使所述处理器:

9.根据权利要求8所述的非暂时性计算机可读介质,其中所述第二时钟信号通过将第三时钟信号的每个时钟沿与所述第一时钟信号的对应的正时钟沿对齐而生成。

10.根据权利要求9所述的非暂时性计算机可读介质,其中所述第一时钟信号的所述对应的正时钟沿是所述第一时钟信号的、最接近所述第三时钟信号的所述时钟沿并且出现在所述第三时钟信号的所述时钟沿之前的正时钟沿。

11.根据权利要求9...

【专利技术属性】
技术研发人员:A·拉比诺维奇B·雷
申请(专利权)人:美商新思科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1