System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请涉及信号采样领域,特别是涉及一种闪烁脉冲的数字化方法、装置、设备及存储介质。
技术介绍
1、在高能射线的一系列应用中,比如正电子发射断层计算机成像(pet)中,高能射线比如伽马射线会被闪烁晶体转换为可见光信号,该可见光信号进一步被光电转换器件转换为闪烁脉冲信号,然后通过对闪烁脉冲信号进行采样和处理可以获得一系列应用图像。在该过程中,闪烁脉冲的数字化质量对最终的成像质量具有重要影响。
2、近年来,随着数字信号处理技术和方法的发展,将闪烁脉冲直接数字化,利用软件算法替代传统模拟电路提取信息、比如粒子能量沉积信息的方式极具发展潜力。相较于传统的等时间间隔采样方法,多电压阈值采样(multi-voltage threshold,以下简称mvt)方法是一种更具应用前景的闪烁脉冲的数字化处理方法。
3、如图1-图2所示,在mvt采样方法中,通常通过tdc(时间数字转换器)技术获得输入的闪烁脉冲波形越过设定阈值的时间信息,从而根据对应的电压-时间对信息反演出闪烁脉冲的波形信息。多数情况下,设定多个电压阈值、比如四个电压阈值,每个电压阈值对应一路通道以进行后续的时间测量,其中,闪烁脉冲信号通过每个lvds(low-voltagedifferential signaling,低电压差分信号)比较器的其中一个引脚输入lvds比较器,通过dac(数字模拟转换器)将预设的电压阈值输入lvds比较器,每一路通道对应两个tdc,tdc用于捕获闪烁脉冲越过阈值产生数字电平翻转信号的边沿(上升沿、下降沿)精确时间信息,且上升沿、下
4、在上述结构中,tdc电路通常在fpga中使用加法器进位链、触发器和查找表等逻辑资源实现,具体可参见图3,现有技术方案分别使用两路tdc分别捕获数字电平翻转信号的上跳沿和下跳沿精确时间信息,未能实现较高的逻辑资源利用率,通道集成度有限,需要消耗fpga内部一定的逻辑资源来实现。比如,单个通道的闪烁脉冲波形输入对应4个通道的比较器,需要消耗fpga芯片内8个输入管脚以及8个通道的tdc测量模块,而一个fpga通常需要处理几十上百个通道的闪烁脉冲信号,例如,针对最常见的12×6的探测器阵列,总共有72路闪烁脉冲信号输入,则需要的输入管脚数量为576个,单个tdc模块逻辑资源消耗约2~3k。目前通常选用的芯片(如ep4ce115型号的fpga芯片),能够提供115k的逻辑资源以及约500个可用的lvds管脚数量,无论是其管脚还是逻辑资源都无法处理72个通道的数据,通常单个fpga芯片无法满足管脚或是逻辑资源的要求。一种解决方法是选用多个fpga芯片、例如2个fpga芯片。但是,一方面双fpga芯片的资源使用率达到80%以上,并且由于资源的限制,tdc模块的测量精度也受到了制约;另一方面,过高的资源使用率,使得板卡发热量较大,工作温度过高,tdc的测量精度受到影响,同时也加大了系统散热的设计难度。另外,使用更多的fpga芯片则增加了成本。
5、有鉴于此,亟待提供一种可以节省逻辑资源用量,有助于提高系统集成度、降低系统功耗和成本的闪烁脉冲的数字化采样结构。
6、
技术介绍
描述的内容仅为了便于了解本领域的相关技术,不视作对现有技术的承认。
技术实现思路
1、本申请实施例所要解决的技术问题在于,如何降低闪烁脉冲的时间数字化采样的资源消耗,提升采样性能。
2、为了解决上述问题,本申请公开一种闪烁脉冲的数字化方法、装置、设备及存储介质。
3、根据本申请的第一个方面,提供了一种闪烁脉冲的数字化方法,所述数字化方法包括:预设至少两个阈值及并联设置的至少两个复用数字化模块,所述复用数字化模块与所述至少两个阈值一一对应;同步并行比较待处理脉冲信号与所述至少两个阈值,确定所述待处理闪烁脉冲越过所述阈值时,分别与所述至少两个阈值对应的状态变化信号;采用采样模块的各复用数字化模块对基于与之相对应的阈值所确定的状态变化信号进行时间采样,获取所述待处理脉冲信号越过各个所述阈值时对应的阈值-时间对,具体包括:基于所述状态变化信号,获取等时间间隔输出的加和值;对所述加和值进行译码,统计获取加和值种类及其数量;基于预设条件,根据所述加和值种类及其数量,判断当前的加和值种类及其数量是否对应状态变化信号的时间信息;若是,提示存储当前的状态变化信号的时间信息数据;若否,继续对所述等时间间隔输出的加和值进行判断。
4、根据本申请的一些实施例,获取等时间间隔输出加和值采用所述复用数字化模块的进位链复用模块实现,所述进位链复用模块包括多个级联的延时单元,所述复用数字化模块输出的加和值包括各延时单元输出的加和值。
5、根据本申请的一些实施例,所述加和值为0或1。
6、根据本申请的一些实施例,所述等时间间隔为粗时间的周期。
7、根据本申请的一些实施例,所述复用数字化模块包括一一对应的触发器模块和译码模块;对所述加和值进行译码,包括:采用触发器模块对所述加和值进行存储,将存储的加和值传输至译码模块进行译码。
8、根据本申请的一些实施例,所述复用数字化模块包括一个触发器复用模块和至少一个译码模块,对所述复用数字化模块输出的加和值进行译码,包括:采用一个触发器复用模块对所述加和值进行存储,将存储的加和值传输至译码模块进行译码。
9、根据本申请的一些实施例,基于预设条件,根据所述加和值种类及其数量,判断当前的加和值种类及其数量是否对应状态变化信号的时间信息由所述复用数字化模块的判断模块实现,所述预设条件为在设定的排列条件下,所述状态变化信号对应的加和值种类及数量。
10、根据本申请的一些实施例,提示存储当前的状态变化信号的时间信息数据,包括:采用复用数字化模块的指示模块产生指示信号,用于提示存储时间信息数据。
11、根据本申请的一些实施例,所述时间信息数据包括用于表征粗时间的周期数量、用于表征细时间的复用数字化模块输出的符合预设条件的加和值的种类及其数量,该预设条件由所述复用数字化模块的判断模块设定;所述存储状态变化信号的时间信息数据,包括:存储用于表征粗时间的周期数量、用于表征细时间的进位链复用模块的各延时单元输出的符合预设条件的加和值的种类及其数量。
12、根据本申请的一些实施例,所述数字化方法还包括:基于获取的阈值-时间对,对闪烁脉冲进行甄别,以过滤噪声信号。
13、根据本申请的一些实施例,所述数字化方法还包括:对闪烁脉冲进行甄别,以过滤噪声信号,包括设定噪声过滤条件:待处理闪烁脉冲越过的最低阈值对应的脉冲宽度不小于第一预设值。
14、根本文档来自技高网...
【技术保护点】
1.一种闪烁脉冲的数字化方法,其特征在于,所述数字化方法包括:
2.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,获取等时间间隔输出加和值采用所述复用数字化模块的进位链复用模块实现,所述进位链复用模块包括多个级联的延时单元,所述复用数字化模块输出的加和值包括各延时单元输出的加和值。
3.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述加和值为0或1。
4.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述等时间间隔为粗时间的周期。
5.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述复用数字化模块包括一一对应的触发器模块和译码模块;对所述加和值进行译码,包括:
6.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述复用数字化模块包括一个触发器复用模块和至少一个译码模块,对所述复用数字化模块输出的加和值进行译码,包括:
7.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,基于预设条件,根据所述加和值种类及其数量,判断当前的加和值种类及其数量是否对应状态变化信号的
8.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,提示存储当前的状态变化信号的时间信息数据,包括:采用复用数字化模块的指示模块产生指示信号,用于提示存储时间信息数据。
9.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述时间信息数据包括用于表征粗时间的周期数量、用于表征细时间的复用数字化模块输出的符合预设条件的加和值的种类及其数量,该预设条件由所述复用数字化模块的判断模块设定;所述存储状态变化信号的时间信息数据,包括:
10.根据权利要求1-9中任一项所述的闪烁脉冲的数字化方法,其特征在于,所述时间信息数据包括用于表征粗时间的周期数量、用于表征细时间的复用数字化模块输出的符合预设条件的加和值的种类及其数量,该预设条件由判断模块设定。
11.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述数字化方法还包括:
12.根据权利要求11所述的闪烁脉冲的数字化方法,其特征在于,所述数字化方法还包括:
13.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述数字化方法还包括:
14.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述数字化方法还包括:
15.一种闪烁脉冲的数字化装置,其特征在于,所述数字化装置包括:
16.根据权利要求15所述的闪烁脉冲的数字化装置,其特征在于,所述阈值设置模块包括数字模拟转换器,所述数字模拟转换器用于预设至少两个所述阈值。
17.根据权利要求15所述的闪烁脉冲的数字化装置,其特征在于,所述比较模块包括至少两个并联设置的比较器,每个所述比较器独立的比较所述待处理闪烁脉冲与其中一个所述阈值。
18.根据权利要求17所述的闪烁脉冲的数字化装置,其特征在于,所述比较器为FPGA芯片的LVDS。
19.根据权利要求15所述的闪烁脉冲的数字化装置,其特征在于,所述状态变化信号包括指示所述待处理闪烁脉冲首次越过所述阈值的上升沿以及二次越过所述阈值的下降沿。
20.根据权利要求15所述的闪烁脉冲的数字化装置,其特征在于,所述复用数字化模块配置为对基于与之相对应的阈值所确定的状态变化信号进行时间采样,包括:
21.根据权利要求20所述的闪烁脉冲的数字化装置,其特征在于,获取等时间间隔输出加和值采用所述复用数字化模块的进位链复用模块实现,所述进位链复用模块包括多个级联的延时单元,所述复用数字化模块输出的加和值包括各延时单元输出的加和值。
22.根据权利要求20所述的闪烁脉冲的数字化装置,其特征在于,所述加和值为0或1。
23.根据权利要求20所述的闪烁脉冲的数字化装置,其特征在于,所述等时间间隔为粗时间的周期。
24.根据权利要求20所述的闪烁脉冲的数字化装置,其特征在于,所述时间信息数据包括用于表征粗时间的周期数量、用于表征细时间的复用数字化模块输出的符合预设条件的加和值的种类及其数量,该预设条件由所述复用数字化模块的判断模块设定;所述存储状态变化信号的时间信息数据,包括:
25.根据权利要求20所述的闪烁脉冲的数字化装置,其特征在于,采样模块还包括控制存储模块,存储当前的状态变化信号的时间信息数据,基于所述控制存储模块实现。
26.根据权利要求20-25中...
【技术特征摘要】
1.一种闪烁脉冲的数字化方法,其特征在于,所述数字化方法包括:
2.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,获取等时间间隔输出加和值采用所述复用数字化模块的进位链复用模块实现,所述进位链复用模块包括多个级联的延时单元,所述复用数字化模块输出的加和值包括各延时单元输出的加和值。
3.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述加和值为0或1。
4.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述等时间间隔为粗时间的周期。
5.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述复用数字化模块包括一一对应的触发器模块和译码模块;对所述加和值进行译码,包括:
6.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述复用数字化模块包括一个触发器复用模块和至少一个译码模块,对所述复用数字化模块输出的加和值进行译码,包括:
7.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,基于预设条件,根据所述加和值种类及其数量,判断当前的加和值种类及其数量是否对应状态变化信号的时间信息由所述复用数字化模块的判断模块实现,所述预设条件为在设定的排列条件下,所述状态变化信号对应的加和值种类及数量。
8.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,提示存储当前的状态变化信号的时间信息数据,包括:采用复用数字化模块的指示模块产生指示信号,用于提示存储时间信息数据。
9.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述时间信息数据包括用于表征粗时间的周期数量、用于表征细时间的复用数字化模块输出的符合预设条件的加和值的种类及其数量,该预设条件由所述复用数字化模块的判断模块设定;所述存储状态变化信号的时间信息数据,包括:
10.根据权利要求1-9中任一项所述的闪烁脉冲的数字化方法,其特征在于,所述时间信息数据包括用于表征粗时间的周期数量、用于表征细时间的复用数字化模块输出的符合预设条件的加和值的种类及其数量,该预设条件由判断模块设定。
11.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述数字化方法还包括:
12.根据权利要求11所述的闪烁脉冲的数字化方法,其特征在于,所述数字化方法还包括:
13.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述数字化方法还包括:
14.根据权利要求1所述的闪烁脉冲的数字化方法,其特征在于,所述数字化方法还包括:
15.一种闪烁脉冲的数字化装置,其特征在于,所述数字化装置包括:
16.根据权利要求15所述的闪烁脉冲的数字化装置,其特征在于,所述阈值设置模块包括数字模拟转换器,所述数字模拟转换器用于预设至少两个所述阈值。
17.根据权利要求15所述的闪烁脉冲的数字化装置,其特征在于,所述比较模块包括至少两个并联设置的比较器,每个所述比较器独立的比较所述待处理闪烁脉冲与其中一个所述阈值。
18.根据权利要求17所述的闪烁脉冲的数字化装置,其特征在于,所述比较器为fpga芯片的lvds。
19.根据权利要求15所述的闪烁脉冲的数字化装置,其特征在于,所述状态变化信号包括指示所述待处理闪烁脉冲首次越过所述阈值的上升沿以及二次越过所述阈值的下降沿。
20.根据权利要求15所述的闪烁脉冲的数字化装置,其特征在于,所述复用数字化模块配置为对基于与之相对应的阈值所确定的状态变化信号进行时间采样,包括:
21.根据权利要求20所述的闪烁脉冲的数字化装置,其特征在于,获取等时间间隔输出加和值采用所述复用数字化模块的进位链复用模块实现,所述进位链复用模块包括多个级联的延时单元,所述复用数字化模块输出的加和值包括各延时...
【专利技术属性】
技术研发人员:刘苇,奚道明,张陈香,肖鹏,谢庆国,
申请(专利权)人:合肥综合性国家科学中心人工智能研究院安徽省人工智能实验室,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。