芯片及其制造方法技术

本发明专利技术披露一种芯片及其制造方法。该芯片制造方法包含下列步骤：在芯片上沿一方向设置多个第一导电衬片，各第一导电衬片包含第一部分及相对于该第一部分的第二部分，各第一部分沿该方向上的长度大于各第二部分沿该方向上的长度；在该芯片上设置多个与该第一导电衬片交错排列的第二导电衬片，各第二导电衬片包含第三部分及相对于该第三部分的第四部分，各第三部分沿该方向上的长度大于各第四部分沿该方向上的长度。其中，自该第三部分至该第四部分的方向与自该第一部分至该第二部分的方向相反。本发明专利技术的芯片及其制造方法，可使导电衬片在芯片上呈现较密集的排列，角落的导电衬片设计可降低芯片因封装过程而产生的压力损伤。

【技术实现步骤摘要】

本专利技术涉及一种，并且特别地，本专利技术涉及 一种具有较密的导电衬片排列以及可降低芯片角落的压力损伤的 导电衬片设计的。
技术介绍
近年来由于半导体科技快速发展，芯片的功能越来越多样化。 相应地，芯片作用所需的电游没计也日益复杂，因此，在单一芯片 上，扮演提供电子信号接点的导电衬片的数量随之增加。当导电衬 片的数量超过一定程度时，势必直接影响到芯片的尺寸大小，并且 使4寻单位晶元能够切割出的芯片li:量减少。如此，芯片生产的成本 相应地4是高。再者，过大的芯片也与现今电子产业的产品小型化趋的重要方向。j见有才支术中，美国专利7>告号第6,040,984以及6,780,749号扭」 露了具有错位(staggered pattern )与不同高度或厚度的导电衬片， 用以减少芯片尺寸。参见附图说明图1,图1是美国专利公告号第6,040，984 号所披露的芯片与电路净反连接的示意图。如图1所示，芯片Cl上4的导电衬片Al与电路板B1上具有不同高度(亦即，错位)的导电 衬片A2相连接。请注意，为了区分电^各板与芯片上的导电衬片， 在本说明书中以接点，， 一词代表位于电路板上的导电衬片。此外， 美国专利公告号第6,291,898号则针对上述的错位设计的导电衬片 3夸电源线也线(power line-ground line )以及4言号纟戋(I/O) 4乍分离 设计，以提供对应于错位设计的导电衬片的电路板连接设计。另 一方面，芯片的角落区域常常因封装程序所产生的应力而受 到损伤，进而使芯片良率受影响。因此，若能解决芯片角落应力不 均的问题，可使芯片上可利用空间变大并且稳定维持较好的良率。
技术实现思路
因此，本专利技术的目的在于提供一种芯片制造方法，以解决前述 问题。根据一个具体实施例，本专利技术的芯片制造方法包含下列步骤 首先，在芯片上沿着预设方向设置多个第一导电衬片(bonding pad),各个第一导电衬片包含第一部分以及相对于第一部分的第二 部分，并且，各第一部分沿预设方向上的长度大于各第二部分沿预 设方向上的长度。接着，在芯片上设置多个第二导电村片与这些第 一导电衬片交错排列，各个第二导电衬片包含第三部分以及相对于 第三部分的第四部分，并且，各第三部分沿预i殳方向上的长度大于 各第四部分沿预i殳方向上的长度。特别地，自第三部分至第四部分 的第二方向与自第一部分至第二部分的第一方向相反。本专利技术的芯片制造方法，其中该芯片通过该这些导电衬片连接 于电路板的相对应的多个接点，并且各个导电衬片通过一个接线与 相对应的该4妻点连4妄。本专利技术的芯片制造方法，进一步包含下列步骤依据各个笫一 导电衬片以及第二导电衬片上与该电路板上的该相对应的多个接 点的距离远近，调整设置于各导电衬片以及各接点上的焊接球或凸 块的尺寸，以使各该导电村片与其对应的各该接点间的等效导电路 径的电阻值基本上4妾近。本专利技术的芯片制造方法，其中依据各个第 一导电衬片以及第二 导电衬片的面积，在该这些导电衬片上设置具有不同电阻值的该这 些焊接球或该这些凸块，以使各该导电衬片与其对应的各该接点间 的等效导电路径的电阻值基本上接近。本专利技术的芯片制造方法，其中该这些第 一导电衬片具有水滴状 夕卜观。本专利技术的芯片制造方法，其中该这些第二导电衬片具有水滴状外观。本专利技术的另一目的在于提供一种芯片，其具有较密的导电衬片 排列。才艮据一个具体实施例，本专利技术的芯片包含多个第一导电坤十片以 及多个第二导电衬片。这些第一导电村片以及第二导电衬片沿预设 方向相互交错排列。各个第一导电衬片包含第一部分以及相对于第 一部分的第二部分，并且，各第一部分沿预设方向上的长度大于各 第二部分沿预设方向上的长度。同样地，各个第二导电衬片包含第 三部分以及相对于第三部分的第四部分，并且，各第三部分沿预设 方向上的长度大于各第四部分沿预设方向上的长度。特别地，自第 三部分至第四部分的第二方向与第一部分至第二部分的第一方向 相反。本专利技术的芯片，其中该芯片通过该这些导电衬片连接于电-各板 的相对应的多个接点，并且各个导电衬片通过接线与相对应的该接 点连接。本专利技术的芯片，其中依据各个第一导电衬片以及第二导电衬片上与该电路板上的该相对应的多个接点的距离远近，调整i殳置于各 导电衬片以及各接点上的该焊接球或该凸块的尺寸，以使各该导电 衬片与其对应的各该接点间的等效导电3各径的电阻值基本上接近。本专利技术的芯片，其中依据各个第一导电衬片以及第二导电衬片 的面积，在该这些导电衬片上i殳置具有不同电阻值的该这些焊接球 或该这些凸块，以使各该导电衬片与其对应的各该接点间的等效导 电路径的电阻值基本上接近。本专利技术的芯片，其中该这些第一导电衬片具有水滴状外观。本专利技术的芯片，其中该这些第二导电衬片具有水滴状外观。本专利技术的另一目的在于提供一种芯片制造方法，以解决前述问题。才艮据一个具体实施例，本专利技术的芯片制造方法在芯片的角落附 近设置多个导电衬片。特别地，这些导电衬片呈圓弧带状排列，并 且越靠近角落的导电衬片的面积越大。本专利技术的芯片制造方法，进一步包含下列步艰《将该角落附近的 圆弧带状区域划分为多个区块，并且越靠近该角落的区块的面积越 大；以及在各个区块上分别设置该这些导电衬片中之一，并且各个 导电衬片的尺寸对应其设置的区域的尺寸。7本专利技术的芯片制造方法，其中该这些导电衬片相对于该大致弧 带状区域的中心至该角落的连线对称排列。本专利技术的芯片制造方法，其中该这些导电村片的形状选自由矩 形、圆形、椭圓形、菱形、梯形以及三角形所组成的组。本专利技术的另一目的在于提供一种芯片，其具有可降低芯片角落 的压力损伤的导电村片设计。根据一个具体实施例，本专利技术的芯片包含多个导电衬片，这些 导电村片设置在芯片角落附近，并以预定方式沿该角落分布设置。 特别地，越靠近角落的导电衬片其面积越大。本专利技术的芯片，其中该预定方式为大致弧带状方式。本专利技术的芯片，其中该这些导电衬片相对于该大致弧带状区域 的中心至该角落的连线对称排列。本专利技术的芯片，其中该这些导电衬片的形状选自由矩形、圓形、 椭圓形、菱形、梯形以及三角形所组成的纟且。本专利技术的芯片，其中该这些导电衬片进一步包含第一导电村片 以及至少两个第二导电衬片，其中该这些第二导电衬片分别相对于 该第一导电衬片&置。本专利技术的芯片，其中该第一导电衬片位于该大致弧带状区域的 中心至该角落的连线上，并且该这些第二导电衬片相对于该连线对 称排列。本专利技术的芯片，其中各个第二导电衬片至该角落的距离相等。本专利技术的芯片，其中该第一导电衬片的形状为矩形。 本专利技术的芯片，其中该这些第二导电衬片的形状为直角三角形。关于本专利技术的优点与精神可以通过以下的具体实施方式及附 图得到进一步的了解。附图i兑明图1是现有技术的芯片与电路板连接的示意图。图2A是根据本专利技术的一个具体实施例的芯片的示意图。图2B是本专利技术的另 一具体实施例的导电衬片排列的示意图图2C是根据本专利技术的另一具体实施例的第一导电衬片以及第 二导电衬片的示意图。图2D是根据本专利技术的导电衬片的外观示意图。图2E是根据本专利技术的导电衬片的外观示意图。图2F是根据本专利技术的导电衬片的外观示意图。图3是根据本专利技术的一个实施例的芯片制造方法的步骤流程图。图4A是根据本专利技术的 一 个具体本文档来自技高网...

【技术保护点】
一种芯片，包含：　　多个导电衬片，设置于所述芯片的角落附近，以预定方式沿所述角落分布设置，并且越靠近所述角落的导电衬片的面积越大。

【技术特征摘要】
1.一种芯片，包含多个导电衬片，设置于所述芯片的角落附近，以预定方式沿所述角落分布设置，并且越靠近所述角落的导电衬片的面积越大。2. 根据权利要求1所述的芯片，其中所述预定方式为大致弧带状 方式。3. 根据权利要求2所述的芯片，其中所述这些导电衬片相对于所 述大致弧带状区域的中心至所述角落的连线对称排列。4. 根据权利要求2所述的芯片，其中所述这些导电村片的形状选 自由矩形、圓形、椭圓形、菱形、梯形以及三角形所组成的组。5. 根据权利要求2所述的芯片，其中所述这些导电衬片进一...

【专利技术属性】
技术研发人员：左克扬，王威，徐嘉宏，周忠诚，
申请(专利权)人：瑞鼎科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]