用于视频数据的处理器制造技术

一种根据本发明专利技术的视频处理器可按照所述处理器所操作的视频数据的属性而动态配置。某些实施例经由一指令序列来动态配置所述处理器，其中所述指令包括关于当前视频数据的属性的信息。某些实施例包括一可动态配置的加法器阵列，所述加法器阵列计算差值函数从而产生误差向量。某些实施例包括一可动态配置的加法器阵列，其计算应用到所述视频数据的过滤函数，例如在运动检测之前对传入的视频进行插值或抽选。本发明专利技术某些实施例提供可动态配置的硬件搜索（例如）以用于检测运动。使用一自适应计算机（ＡＣＭ）来实施本发明专利技术的某些实施例。一ＡＣＭ包括复数个异类计算元件，其每一者耦合到一互连网络。

【技术实现步骤摘要】

无
技术介绍
视频信息在当今世界中随处可见。儿童从为视频而准备的电视节目和教育课程中 学习。成年人使用视频进行娱乐并保持对时事的了解。与用于记录和分布视频信息的较旧 的模拟机制相比，数字多用途光盘(DVD)、数字电缆和卫星电视使用数字视频数据。数字视 频数据在当今的家庭和办公室环境中已变得越来越流行。 处理数字视频数据中涉及的数值计算量需要极大量的计算能力。产生典型质量的一秒钟视频的数字视频数据需要执行的算术计算在数千万次与十亿次之间。 与用于数字视频数据的软件编码器、解码器和代码转换器相比，硬件可用于加速视频计算。然而，典型的硬件设计方法仅仅对一个特定分辨率下的一种特定格式的视频数据操作。因此需要对不同分辨率、标准、格式等的视频数据起作用的硬件。
技术实现思路
本专利技术的各种实施例提供用于处理视频数据的系统和方法。在一优选实施例中， 视频处理器在运行时间配置经配置以便对具有各种属性的视频数据进行操作。这些流可具 有属性(包括格式、标准化、分辨率、编码、压縮或其它属性)的各种组合。视频处理器根据 动态控制机制来对各种视频数据流进行操作，所述动态控制机制包括(但不限于)寄存器中保存的程序或动态可配置值。 本专利技术的某些实施例提供一可经由一指令序列来动态配置的视频处理器，其中所 述指令包括关于当前视频数据的属性的信息。此信息配置视频处理器以便接收具有特定属 性的视频数据，以便产生具有特定属性的视频数据，或两种情况均可。 视频处理器的操作由至少一个指令序列控制。可同时采用多个序列，借此使处理 器同时产生和/或接收具有不同属性的视频流。 在本专利技术的某些实施例中，一个或一个以上控制处理器将指令序列提供到视频处理器。控制处理器和视频处理器适合于作为协处理器而共同操作。或者或另外，指令序列可存储在一个或一个以上指令存储器中或与视频处理器相关联的队列中。 本专利技术的某些实施例提供一可经由控制机制来动态配置的加法器阵列，所述控制机制包括(但不限于)指令、寄存器值、控制信号或可编程链接。在处理器通过加法器阵列发送视频数据时，阵列产生处理视频数据所需的数字、逻辑或连续计算结果。 在本专利技术的某些实施例中，使用加法器阵列来计算差值函数从而产生误差向量。误差向量可用于检测时间相关的多组视频数据之间的运动。误差向量也可用于计算输出视频中编码的残余数据。 在本专利技术的某些实施例中，还使用加法器阵列来计算施加于视频数据的过滤函数。这些过滤函数包括(但不限于)在运动检测之前对传入的视频的插值或抽选。 经抽选或插值的PEL可用于产生具有与输入视频不同的属性的输出视频。或者或另外，仅在编码或压縮处理期间持续的经抽选或插值的PEL可用于增加输出视频的精度或感知质量。这些用途包括(但不限于)分级技术，其基于减小一初始顶层运动扫描的输入视频的分辨率来增加运动检测的性能；或插值技术，其用于增加运动检测的精度。 本专利技术的某些实施例提供动态可配置硬件搜索操作。可出于各种目的而在编码视频时使用这些操作，所述目的包括(但不限于)检测时间相关的多组视频数据之间的运动。单个硬件操作将一组视频数据内的参考块与同一组或一不同组视频数据内的一组区域进行比较。除了视频数据的属性是可动态配置的之外，所述组内区域的数目和各个区域之间的相对偏移量和是可动态配置的。 使用自适应计算机(ACM)来实施本专利技术的某些实施例。一 ACM包括复数个异类计 算元件，其每一者均耦合到一互连网络。附图说明 当结合附图阅读时，从本文的描述和讨论将明了本专利技术的各种实施例的目的、特 征和优点。在所附图式中说明与本专利技术相关的技术、本专利技术的实例实施例和本专利技术的实例 用途 图1展示根据本专利技术实施例的视频处理器的高级功能方框图。 图2展示根据本专利技术实施例的域视频节点(DVN)。 图3展示如何根据本专利技术实施例来界定中心搜索位置。 图4展示根据本专利技术实施例的48X48参考块内的搜索区域。 图5展示根据本专利技术实施例的同时搜索中心8X5位置的处理。 图6展示根据本专利技术实施例的搜索中心九组8X5位置的处理。 图7展示根据本专利技术实施例的半PEL双线性插值的处理。 图8展示根据本专利技术实施例的全PEL至半PEL双线性插值的处理。 图9展示根据本专利技术实施例的半PEL编号惯例。 图10展示根据本专利技术实施例的基于h. 264六分支过滤的半PEL插值的处理。 图11展示根据本专利技术实施例的基于六分支过滤的h. 264半PEL插值的处理。 图12展示根据本专利技术实施例的自适应计算机(ACM)节点的某些元件。 图13展示根据本专利技术实施例的域视频节点(DVN)编程模型内的某些硬件元件。 图14展示根据本专利技术实施例的有限状态机(FSM)的状态转变表。 图15展示根据本专利技术实施例的DVN的任务参数列表(TPL)。 图16展示根据本专利技术实施例的TPL内的位置0x00至0x03的格式。 图17展示根据本专利技术实施例的TPL内的位置0x04和0x05的格式。 图18展示根据本专利技术实施例的TPL内的应答+测试参数的格式。 图19展示根据本专利技术实施例的设置与继续寄存器的格式。 图20展示根据本专利技术实施例的设置与继续字节代码的格式。 图21A至21E展示根据本专利技术实施例的应答+测试字节代码的格式。 图22展示根据本专利技术实施例的典型任务TPL条目和字节代码的格式。 图23展示根据本专利技术实施例的组织为具有512个32位的字的八个存储库的DVN存储器的存储映射图。 图24展示根据本专利技术实施例的命令缓冲器数据结构的格式。 图25展示根据本专利技术实施例的至控制器状态字的格式。 图26展示根据本专利技术实施例的根据用于M乘N的5X5搜索范围的存储器与时钟 周期的参考块长字的格式。 图27展示根据本专利技术实施例的分数PEL成本函数和表的格式。 图28展示根据本专利技术实施例的具有M = 50列和N = 50行的参考块的存储器布局。 图29展示根据本专利技术实施例的尺寸为16PEL乘16PEL的当前块的存储器布局。 图30展示根据本专利技术实施例的50乘50参考块内的搜索区域。 图31展示根据本专利技术实施例的同时搜索中心5乘5位置的处理。 图32展示根据本专利技术实施例的同时搜索中心9组5乘5位置的处理。 图33展示根据本专利技术实施例的四十九组5乘5位置的穷举搜索的处理。 图34展示根据本专利技术实施例的在没有重新载入预插值缓冲器的情况下加/减17搜索的参考块尺寸。 图35展示根据本专利技术实施例的需要预插值缓冲器重新载入的全PEL搜索区域。 图36展示根据本专利技术实施例的全PEL至半PEL双线性插值。 图37展示根据本专利技术实施例的半PEL双线性插值阵列。 图38展示根据本专利技术实施例的用于H. 264视频的基于6分支过滤的半PEL插值。 图39展示根据本专利技术实施例的半PEL插值有限脉冲响应(FIR)过滤的概述。 图40展示根据本专利技术实施例的半PEL编号惯例。 图41展示根据本专利技术实施例的用于Microsoft Windows⑧媒体视频(丽V)的子PEL插值FIR过滤的概述。 图42展示根据本专利技术实施例的四分之一 PEL编号惯例。 图43展示根据本专利技术实施例的DVN的执行单元。具体实施例方式本文的描述、讨论和图式说明与本专利技术相关的技术，且展示本专利技术和使用本专利技术 的实例。可在不给定细节的情况本文档来自技高网...

【技术保护点】
一种用于具有多种属性的数字视频数据的处理器，所述处理器包含：一存储器或队列，其经配置以保存一指令序列；一处理器，其经配置以对视频数据进行操作；和一指令解码器／操作控制电路，其经配置以对所述指令中的一当前指令进行解码，从中确定所述视频数据的所述属性，且动态配置所述处理器以根据所述属性进行操作。

【技术特征摘要】
US 2004-5-10 60/570,087;US 2005-5-9 11/125,852一种用于具有多种属性的数字视频数据的处理器，所述处理器包含一存储器或队列，其经配置以保存一指令序列；一处理器，其经配置以对视频数据进行操作；和一指令解码器/操作控制电路，其经配置以对所述指令中的一当前指令进行解码，从中确定所述视频数据的所述属性，且动态配置所述处理器以根据所述属性进行操作。2. 根据权利要求1所述的处理器，其中所述视频数据具有一选自MPEG-2、 MPEG-4、 Windows媒体视频(丽V)或X. 264中的至少一个版本的格式。3. 根据权利要求1所述的处理器，其中所述视频数据具有一分辨率，所述分辨率选自 约四分之一CEL(...

【专利技术属性】
技术研发人员：W詹姆斯朔伊尔曼，
申请(专利权)人：辉达公司，
类型：发明
国别省市：US[美国]