本发明专利技术的实施例通过使用用于源极和漏极区的硅锗合金以及镍硅锗自对准硅化物（即，自对准硅化物）层以形成源极区和漏极区的接触表面来减小晶体管的外电阻。基于硅锗和硅化物之间减少的金属半导体功函数数以及与硅相比硅锗中增加的载流子迁移率，硅锗和镍硅锗硅化物的界面具有较低的比接触电阻。可对硅锗进行掺杂以进一步调节其电属性。晶体管的外电阻的减小等同于在切换速度和功耗两方面提高晶体管性能。
【技术实现步骤摘要】
本专利技术的实施例涉及高速半导体晶体管，尤其涉及通过使用硅锗和其改进的 应用方法来提升半导体性能。
技术介绍
硅互补金属氧化物半导体(CMOS)技术是主要的微电子技术。CMOS提供 了高可靠性、高集成度、低功耗和低成本。对于较低频率的应用，CMOS最可能 保持为主要的技术。但是，硅中的电子和空穴迁移率限制了 CMOS器件可用于诸 如需要高晶体管开关速度的雷达和移动通信装置的高速应用的范围。一个历史上的解决方案是使用半导体化合物代替诸如IV族硅和锗的元素半导 体。这些化合物可以是II族(Zn禾BCd) 、 III族(B、 Al、 Ga和In) 、 IV族(C、 Si和Ge) 、 V族(P、 As和Sb)和VI族(S、 Se禾卩Te)元素的二价、三价、四 价组合。普通的m-V半导体包括砷化镓(GaAs)、磷化镓(GaP)和磷化铟(InP)。 特别是，砷化镓广泛地用作1.43电子伏特(eV)带隙的近红外光源和传感器并用 作高速电子器件的主要半导体。尽管速度改善优于硅CMOS器件，但GaAs对于 大多数应用来说是成本过高的。一项估计表明1995年的每平方毫米美元，硅CMOS 成本为$0.01而GaAs外延的成本为$2.00。一种既提供GaAs的速度优势又具有硅CMOS的较佳成本效率的更新的方法 采用硅锗(应变的或不应变的，通常更精确地由SihGq标注或简单地标注为SiGe) 和/或应变硅。锗的晶格常数(即，原子间距)比硅大4.2%。硅锗也具有较大的晶 格常数，其程度取决于锗的百分组成。当在硅锗上生长硅时，在合适的条件下，在硅/硅锗界面处硅晶格伸长以与硅锗的晶格相匹配。当在硅上生长硅锗时，在适当 的条件下硅锗晶格被压縮。对于每种方法，存在生长层(硅或硅锗)的临界厚度， 当晶格缺陷扩散时生长层松弛超过该临界厚度。应变硅和硅锗能对由其构成的晶体管提供改进的速度特征有两个原因。与元 素硅相比，锗具有较低的电子有效质量和较低的空穴有效质量(导致较高的电子迁 移率和较高的空穴迁移率)。硅锗化合物得益于成分锗的增加的迁移率。此外，硅 或硅锗中诱发的应变(分别是拉伸和压縮)形成改变材料的导带和价带的各向异性 结构。当与具有不同带隙的其它半导体层(例如，异形层)组合时，可以设计导带 和价带不连续以形成量子势阱或内部电场以加速载流子穿过异形层。可以相对容易地将硅锗沉积结合入CMOS工艺流程。例如，较大的成本增加仅仅是硅锗外延步骤的添加。假定集成较容易且可能用硅锗(例如，块硅、块硅锗和每一种的应变变型)来改变带隙，则在一个硅或绝缘衬底硅(SOI)基片上制造 整个系统的可能性是现实的。集成系统可包括全部在同一芯片上的光纤连接、波导、 光学检测器、CMOS、异质结双极晶体管和量子器件。简单地使用应变硅和/或硅锗不会立即提供优良的器件。如同所有示例变化， 将应变硅和硅锗结合入当前的半导体处理流程形成了要解决的新的一组问题。附图说明图la示出了栅极和氮化物隔离物形成之后基片的横截面。 图lb示出了在整个基片表面上沉积电介质薄膜后基片的横截面。 图lc示出了将电介质薄膜形成图案并蚀刻以露出源极和漏极区之后基片的横 截面。图2示出了源极和漏极区底切蚀刻之后基片的横截面。图3示出了在底切蚀刻的源极和漏极区中沉积硅锗之后基片的横截面。图4a示出了沉积难溶金属后基片的横截面。图4b示出了形成退火以便在硅锗源极漏极区和栅极区的表面上形成硅化物接 触层之后基片的横截面。图4c示出了去除未反应的难溶金属后基片的横截面。 图5示出了 p型硅比硅锗的能带结构。图6示出了与金属相接触的p型硅的能带结构。 图7示出了与金属相接触的硅锗的能带结构。图8示出了表示金属氧化物半导体晶体管的外电阻(Rext)的基片的横截面。 具体实施例方式下文将描述用于改善晶体管性能的方法实施例。现在参照附图详细描述这些 实施例，如附图中所示的。虽然将联系这些附图来描述实施例，但并非旨在将它们 限制于这里所揭示的附图。相反，目的在于覆盖所述实施例的精神和范围内的所有 变化、修改和等效物，如所附权利要求书所限定的。通过使用硅锗合金用于源极和漏极区以及镍硅锗自对准硅化物(即，自对准 硅化物)层来形成源极和漏极区的接触表面，本专利技术的实施例减小了晶体管的外电 阻。基于硅锗和硅化物之间减小的金属半导体功函数以及硅锗比硅中增加的载流子 迁移率，硅锗和镍硅锗硅化物的界面具有较低的比接触电阻率。可对硅锗掺杂以进 一步调整其电属性。晶体管外电阻的降低等同于开关速度和功耗两方面晶体管性能 的提升。1947年制造的第一个晶体管是锗。但是，给出0.67电子伏特的较窄带隙(比 之于硅的1.11电子伏特)，反向偏压的锗p-n结呈现较大的漏电流。这将锗的工 作温度限制于低于IOO。 C。此外，很难制造钝化层，如半导体处理技术所需要的。 例如，氧化锗是水溶的并在80° C时分离。这些品质与同硅相比需要高一个数量 级的成本的电子级锗实际上从现代半导体技术中消除了元素锗。但是，使用锗比硅具有好处。例如，在室温下，与硅的1350cmVV-s的电子迁 移率相比，锗具有3600cm2/V-s的电子迁移率。更惊人的是，与硅的480cm2/V-s 的空穴迁移率相比，锗的空穴迁移率是1800cm2/V-s。由于300K下锗具有 2.5*1013cm-3的本征载流子浓度的硅具有1.5*101Qcm-3，且传导率与迁移率之和与 本征载流子浓度的乘积成比例，所以锗具有明显更高的导电率。如以下进一步描述 的，晶体管的性能与外电阻有关。由于电阻率是导电率的倒数，所以使用更高导电 率的材料就增加了晶体管的性能。使硅和锗成为合金提供了调节材料的能力以利用 每个组成半导体的益处。如参考本专利技术实施例描述的，硅和锗的半导体合金在某些 半导体应用中提供有前途的改进。图la示出了在开始形成金属氧化物半导体(MOS)晶体管的各种处理步骤后 基片的横截面。本领域的熟练技术人员将认识到进行了什么处理步骤，因此省去其 说明。在本专利技术的实施例中，晶体管是p型MOS或PMOS。基片100是硅。隔离 阻挡层IOI用作沟道障碍(stop)以防止集成电路应用中靠近排列的晶体管之间的 寄生效应。隔离阻挡层101例如可以是浅沟槽隔离(STI)区，它是通过蚀刻基片 100中的沟槽并用沉积的氧化物隔离材料填充该沟槽而形成的。栅极102在绝缘体 104上形成并形成图案，栅极102的组合物例如是多晶硅。栅极102的多晶硅可被 进一步预掺杂。在栅极102的每一侧上，有通常由氮化硅构成的侧壁隔离物103。 每个侧壁隔离物103都用作用于后续自对准处理步骤的硬掩膜。本领域的熟练技术 人员将理解，例如侧壁隔离物103是用于得益于侧壁隔离的轻度掺杂的漏极晶体管 设计或其它设计中高剂量植入的硬掩膜，如本领域公知的。通过图la所示的处理步骤，所述的处理是本领域公知的标准CMOS处理流程。 图la后用于CMOS流程的下一个处理步骤是通过离子植入掺杂源极和漏极区来形 成MOS晶体管的源极和漏极区。但是，在这点上，本专利技术实施例的处理不同于标 准CMOS处理流程。在本专利技术的一个实施例中，硅锗仅用于PMOS器件。代替源 极和漏极区植入(即，标准CMOS处理流程中的下一个步骤)，用例如Si02或本文档来自技高网...
【技术保护点】
一种晶体管，包括： 栅极区； 所述栅极区下的绝缘体区； 邻近于氧化物区的源极区； 邻近于氧化物区的漏极区； 其中所述源极区和漏极区包括硅锗合金和镍硅锗硅化物层。
【技术特征摘要】
US 2003-12-8 10/731,2691.一种晶体管，包括栅极区；所述栅极区下的绝缘体区；邻近于氧化物区的源极区；邻近于氧化物区的漏极区；其中所述源极区和漏极区包括硅锗合金和镍硅锗硅化物层。2. 如权利要求1所述的晶体管，其特征在于，所述源极区和漏极区在绝缘层下横向延伸。3. 如权利要求2所述的晶体管，其特征在于，所述源极区和漏极区在栅极区下横向延伸。4. 如权利要求3所述的晶体管，其特征在于，所述源极区和漏极区在栅极区下在25到200埃之间横向延伸。5. 如权利要求1所述的晶体管，其特征在于，所述源极区和漏极区在硅基片的表面下具有100到1500埃之间的垂直深度。6. 如权利要求1所述的晶体管，其特征在于，硅锗合金具有5%到50%之间的锗组成。7. 如权利要求6所述的晶体管，其特征在于，所述硅锗合金具有10%到40%之间的锗组成。8. 如权利要求7所述的晶体管，其特征在于，所述硅锗合金具有15%到30%之间的锗组成。9. 如权利要求1所述的晶体管，其特征在于，所述硅锗合金被掺杂。10. 如权利要求9所述的晶体管，其特征在于，所述硅锗在硅锗合金沉积期间在原处被掺杂。11. 如权利要求10所述的晶体管，其特征在于，掺杂物是硼。12. 如权利要求11所述的晶体管，其特征在于，掺杂物的来源是B2H6。13. 如权利要求11所述的方法，其特征在于，硼具有l*1018/cm^P3*1021/cm3之间的掺杂浓度水平。14. 如权利要求13所述的方法，其特征在于，所述掺杂浓度水平是l*102C)/Cm3。15. 如权利要求1所述的晶体管，其特征在于，所述镍硅锗硅化物层是自对准的。16. —种制造晶体管的设备，包括用于蚀刻硅基片中的源极区和漏极区的装置，其中所述蚀刻具有底切轮廓；用于在所述源极区中和所述漏极区中沉积硅锗合金的装置；用于在所述硅锗合金上沉积镍的装置；用于在所述源极区中和在所述漏极区中形成镍硅锗硅化物层的装置，其中所述镍硅锗硅化物层是自对准的，用于在325° C和450。 C之间的温度下将所述基片退火小于或等于60秒的...
【专利技术属性】
技术研发人员：A莫西，B波亚诺夫，G格拉斯，T霍夫曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。