【技术实现步骤摘要】
本公开的方面通常涉及用于乘法和乘积累加功能的改进实施方式的硬件和方法。
技术介绍
1、当前的机器学习(ml)、以及特别是神经网络(nn)模型，可以包括多个层的组合，每层中具有不同数量的权重。每层可以计算涉及所存储的权重以及对每层的输入的多个乘积累加(mac)操作。虽然nns在分类任务(推理)中已经非常成功，但随着任务难度的增加，需要具有更多层和每层更多权重的更大网络。随着nn大小的增加，权重所需的存储器和实施网络所需的计算能力也增加。在典型的数字硬件实施方式中，大量的权重无法全部存储在执行mac操作的相同的专用集成电路(asic)上，并且需要与片外存储器进行大量数据传送。由多个乘法和累加步骤组成的mac操作以及数据传送在时间和能量方面都可能是昂贵的。
技术实现思路
1、在一个或多个说明性示例中，提供了一种乘积累加逐次逼近(masar)列。该masar列包括多个masar单元，每个masar单元包括配置用于在接收到输入的输入激励与操作数之间执行数字乘法以计算结果的乘法器，以及配置用于将该结果...
【技术保护点】
1.一种用于执行多个并行乘积累加(MAC)计算的乘积累加逐次逼近(MASAR)阵列，包括：
2.根据权利要求1所述的MASAR阵列，进一步包括：
3.根据权利要求2所述的MASAR阵列，其中，所述全局SAR数字逻辑被配置用于在SAR模式期间将ADC猜测信号施加到所述行驱动器输入。
4.根据权利要求2所述的MASAR阵列，其中，所述多个MASAR单元中的每个包括存储器，并且所述全局SAR数字逻辑被配置用于在MAC模式中将输入激励施加到所述行驱动器，并且在权重编程模式中提供用于将所述操作数编程到所述存储器的权重存储器值。
5...
【技术特征摘要】
1.一种用于执行多个并行乘积累加(mac)计算的乘积累加逐次逼近(masar)阵列，包括：
2.根据权利要求1所述的masar阵列，进一步包括：
3.根据权利要求2所述的masar阵列，其中，所述全局sar数字逻辑被配置用于在sar模式期间将adc猜测信号施加到所述行驱动器输入。
4.根据权利要求2所述的masar阵列，其中，所述多个masar单元中的每个包括存储器，并且所述全局sar数字逻辑被配置用于在mac模式中将输入激励施加到所述行驱动器，并且在权重编程模式中提供用于将所述操作数编程到所述存储器的权重存储器值。
5.根据权利要求1所述的masar阵列，其中，所述多个masar列中的每个包括局部sar数字逻辑，并且所述全局数字逻辑进一步被配置用于利用所述多个masar列中的每个的所述局部sar数字逻辑来对所述多个masar列中的每个执行所述模拟电荷的并行adc转换。
6.根据权利要求5所述的masar阵列，其中，所述局部sar数字逻辑被配置用于通过相应的masar列将adc猜测信号施加到所述相应的masar列的每个masar单元。
7.根据权利要求5所述的masar阵列，其中，所述多个masar单元中的每个包括存储器，并且所述全局数字逻辑被配置用于在mac模式中将输入激励施加到行驱动器，并且在权重编程模式中提供用于将所述操作数编程到所述存储器的权重存储器值。
8.根据权利要求1所述的masar阵列，其中，所述多个masar列中的每个的数字输出是n位数值，并且每个masar列的多个masar单元包括至少2n个单元。
9.一种用于执行多位乘法的并行多位masar架构，包括：
10.根据权利要求9所述的并行多位masar架构，其中，并行计算每个masar列的乘法的单个位数字输出中的每个单个位数字输出。
11.根据权利要求9所述的并行多位masar架构，其中，所述多位乘法是带符号乘法，并且所述阵列的masar单元中的一个是符号位，所述符号位被计算为所述多位输入激励的最高有效位乘以所述操作数的最高有效位。
12.根据权利要求9所述的并行多位masar架构，其中，用于每个位有效性的多个masar单元中的一个包括存储器，所述存储器被配置用于存储所述多位操作数的与相应的位有效性对应的位，其中，所述存储器被所述二维阵列的其他位有效性位置共享。
13.根据权利要求9所述的并行多位masar架构，其中，用于每个位有效性的多个masar单元中的每个包括存储器，所述存储器被配置用于存储所述多位操作数的与...
【专利技术属性】
技术研发人员：K·E·沃伊切霍夫斯基，S·李，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。